「parallel processing program」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

In order to realize the parallel processings, for a class variable instructed by a parallelization instruction sentence or a class type variable included in the execution sentence of a parallel execution object, it is required to generate objects 1010 and 1020 for the parallelized processing of the class other than the object 1000 specified by the source program.例文帳に追加

並列処理を実現するには、ソースプログラムで指定されたオブジェクト1000の他に、並列化指示文で指示されたクラス変数又は並列実行対象の実行文に含まれるクラス型変数のために、当該クラスの並列化処理用オブジェクト1010,1020を生成しなければならない。 - 特許庁

The A/D converter comprises: a parallel comparison circuit including a plurality of comparators in which analog signals are input to one-side input terminals and predetermined reference voltages are respectively input to the other-side input terminals; and a digital processing circuit 8 to which output signals of the parallel comparison circuit are input for carrying out predetermined digital processing that is set based on a program.例文帳に追加

一方の入力端子にはアナログ信号が入力され、他方の入力端子にはそれぞれ所定の基準電圧が入力される複数の比較器を含む並列比較回路と、この並列比較回路の出力信号が入力され、プログラムに基づき設定される所定のデジタル処理を行うデジタル処理回路８、とで構成される。 - 特許庁

In parallel with the display processing, a detail display retrieval program 174 acquires the data of the items necessary for detail display in the same retrieval result while referring to ID, and stores the data in a second storage region 132, and the display program 172 displays this.例文帳に追加

この表示処理と並行に詳細表示検索プログラム１７４がＩＤを参照しながら同一の検索結果における詳細表示に必要な項目のデータを取得して第２の記憶領域１３２に格納し、表示プログラム１７２がこれを表示する。 - 特許庁

When an IF instruction is re-executed, a comparator 233 allows a program decoder unit 21 to fetch the instruction at the destination of branch stored in the program storage memory 231 until the condition judgment is completed, and to perform the parallel processing with an instruction following the IF instruction to be separately fetched from the program memory 1.例文帳に追加

ＩＦ命令が再度実行されるとき、条件判定が完了するまでの間に比較器２３３がプログラム格納メモリ２３１に記憶してある分岐先の命令をプログラムデコーダユニット２１にフェッチさせ、別途プログラムメモリ１からフェッチされるＩＦ命令に続く命令とともに並列処理をさせる。 - 特許庁

To provide an image processing apparatus which can restrain speed from being lowered when second conversion means are provided separately from a plurality of first conversion means corresponding to printing sections at each color for carrying out the parallel conversion of printing data, and an image processing program.例文帳に追加

各色の印刷処理部に対応した複数の第１変換手段とは別に第２変換手段を設けて並列に印刷データの変換を行わせる場合に、速度が低下することを抑制することができる、画像処理装置及び画像処理プログラムを提供する。 - 特許庁

A scheduler executed at one of logical nodes in a rectangular region allocates a task processing program for processing tasks to other logical nodes in the rectangular region on the basis of the parallel degree or serial degree of tasks constituting the job of a service request corresponding to the rectangular region.例文帳に追加

方形領域内のいずれかの論理ノードにおいて実行されるスケジューラは、該方形領域に対応するサービス要求のジョブを構成するタスクの並列度および直列度に基づいて、方形領域内の他の論理ノードにタスクを処理するためのタスク処理プログラムを割り当てる。 - 特許庁

To provide a compiler device for generating an object program for, when the condition determination processing of a condition branching instruction and each instruction after branching depends on a global variable, preventing any malfunction from occurring even when the condition determination processing of the condition branching instruction and each instruction after branching are processed in parallel.例文帳に追加

条件分岐命令の条件判定処理と、分岐後の各命令がグローバル変数に依存している場合に、条件分岐命令の条件判定処理と、分岐後の各命令が並列処理されても誤動作しないオブジェクトプログラムを生成するコンパイラ装置を提供する。 - 特許庁

To provide a vehicle control device for maintaining the synchronicity of a plurality of data when exchanging the data between respective operation parts without spoiling the advantage of a multi-core processor in which each operating part performs parallel processing of a program for improving processing efficiency.例文帳に追加

プログラムを各演算部で並列処理することにより処理効率を向上するマルチコアプロセッサの利点を損なうことなく、各演算部間で複数のデータのやり取りを実行する際に、複数のデータの同時性を維持することができる車両制御装置を提供する。 - 特許庁

A parallel computer system includes a plurality of computing nodes for executing a computing program and a master node connected to the computing nodes through a network, and executes parallel computation processing in an environment requiring a long time for a single computation, such as design optimization using an evolutionary algorithm.例文帳に追加

本発明は、計算プログラムを実行する複数の計算ノードと、計算ノードにネットワークを介して接続されるマスターノードとを含み、進化的アルゴリズムを用いた設計最適化などのように1度の計算に長時間を要する環境において並列計算処理を行なうための並列計算機システムを提供する。 - 特許庁

By this print controller, this method, and this program product, print stream data are received, analyzed to be divided into a local part and a global part, packaged for further raster image processing, and then, processed in parallel by means of a plurality of raster image processors.例文帳に追加

プリントストリーム・データを受け取り、解析してローカル部分とグローバル部分に分け、さらにラスタ画像処理を行うためにパッケージ化し、その後、複数のラスタ画像プロセッサによって並列に処理する、プリント・コントローラ、方法、およびプログラム製品。 - 特許庁

In this device, the flash memory to be incorporated is arranged as a flash memory 0 part 303 and a flash memory 1 part 304 which have the same capacity and address mapping, and the program/erase parallel processing of the flash memory 0 part 303 and the flash memory 1 part 304 is executed.例文帳に追加

内蔵されるフラッシュメモリを同一容量、アドレスマッピングのフラッシュメモリ０部３０３、フラッシュメモリ１部３０４として配置し、前記フラッシュメモリ０部３０３、前記フラッシュメモリ１部３０４をプログラム、イレース並列処理を実行する。 - 特許庁

To provide a system for load distribution, a method therefor and a program capable of performing a load distribution by using an operation agent and avoiding setups at every operation terminal in advance even in a parallel task and sequential processing.例文帳に追加

並列タスクと、シーケンシャルな処理においても作業エージェントを送り込むことにより負荷分散が行え、予め各作業端末ごとのセットアップが不要な負荷分散システム及び負荷分散方法及びプログラムを提供する。 - 特許庁

To advance an efficient data processing by sufficiently displaying the function of a cache memory irrelevantly to the properties of memory access by an application program running on a decentralized common memory type parallel computer system.例文帳に追加

分散共有メモリ型の並列計算機システムにおいて動作させているアプリケーションプログラムのメモリアクセスの性質に左右されることなく、キャッシュメモリの機能を充分に発揮させ、効率的なデータ処理を進めることができるようにする。 - 特許庁

A parallel array architecture for a graphics processor includes: a multithreaded core array including a plurality of processing clusters, each processing cluster including at least one processing core for executing a pixel shader program that generates pixel data from coverage data; a rasterizer for generating coverage data for each of a plurality of pixels; and pixel distribution logic for distributing the coverage data from the rasterizer to one of the processing clusters in the multithreaded core array.例文帳に追加

グラフィックスプロセッサの並列アレイアーキテクチャは、複数の処理クラスタを含み、各処理クラスタがカバレッジデータから画素データを生成するピクセルシェーダープログラムを実行する少なくとも１個の処理コアを含む、マルチスレッド型コアアレイと、複数の画素のうちの１画素毎にカバレッジデータを生成するラスタライザと、ラスタライザからマルチスレッド型コアアレイ中の処理クラスタのうちの１つにカバレッジデータを配信する画素分配ロジックとを含む。 - 特許庁

The application program execution means can perform two different pieces of direction changing processing according to two direction parameters in parallel by executing an application program, and at least one of the two direction parameters is determined based on detection data of the detection means.例文帳に追加

アプリケーションプログラム実行手段は、アプリケーションプログラムを実行することにより、２つの方向パラメータに応じて互いに異なる２つの方向変更処理を並行して行うことが可能なものであって、これらの２つの方向パラメータのうちの少なくとも一方は検知手段の検知データに基づいて決定する。 - 特許庁

To provide a DSP wherein a RAM of a small-scale single port constitution is used as a RAM of storing a program etc. and data in the RAM are rewritten in parallel to carrying out of signal processing utilizing data in the RAM.例文帳に追加

プログラム等を記憶するＲＡＭとして小規模なシングルポート構成のＲＡＭが用いられており、かつ、ＲＡＭ内のデータを利用した信号処理の実行と並行してＲＡＭ内のデータの書き換えが可能なＤＳＰを提供する。 - 特許庁

To provide a client device processing in parallel a plurality of activated applications when simultaneously activating the plurality of applications in the client device incorporating a program having such a structure that the plurality of applications share the same module.例文帳に追加

複数のアプリケーションが同じモジュールを共有する構造のプログラムが組み込まれたクライアント装置において、複数のアプリケーションを同時に起動させた場合に、起動した複数のアプリケーションの並行処理を可能とするクライアント装置を提供すること。 - 特許庁

In an instruction step 3, in the case where the respective processors of the processor group 4 end execution of thread and a designated instruction is not given to the program, an instruction for executing thread related to the next parallel processing block is given to the concerned processor.例文帳に追加

指示ステップ３は、プロセッサ群４のそれぞれのプロセッサがスレッドの実行を終了した場合であって、プログラムに所定の指示がなされていない場合には、当該プロセッサに対して次の並列処理ブロックに係るスレッドを実行するように指示する。 - 特許庁

To provide an information processing device, its control method and its program which are capable of performing control for optimizing a quantization parameter based on a bit amount produced during encoding each video frame in encoding the video frames in parallel.例文帳に追加

並列にビデオフレームをエンコードする際、各ビデオフレームをエンコード中に生成したビット量に基づいて量子化パラメータを最適化する制御を行うことができる情報処理装置、制御方法およびプログラムを提供することを目的とする。 - 特許庁

In the non-covalent parallel database server system, a matching processing of local disk devices of the respective servers is possible by providing an I/O block driver 14 to perform matching processing in the database server 11 and providing an I/O block driver linking program 13 link the I/O block driver 14 with other servers.例文帳に追加

本発明は、非共有型パラレルデータベースサーバシステムにおいて、一致化処理を行なうためのＩ／Ｏブロックドライバ１４をデータベースサーバ１１内に設け、かつＩ／Ｏブロックドライバ１４及び他のサーバとの連携を行なうＩ／Ｏブロックドライバ連携プログラム１３を設けることにより、各サーバのローカルディスク装置１５の一致化処理を可能にする。 - 特許庁

INTERFACE FOR ANALYZING FINITE-ELEMENT, COMPUTER-READABLE STORAGE MEDIUM WHICH RECORDS PROGRAM OF INTERFACE FOR ANALYZING FINITE-ELEMENT, METHOD FOR ANALYZING FINITE-ELEMENT USING HIGH VALUE-ADDED COMMUNICATION NETWORK, PARALLEL PROCESSING COMPUTER FOR ANALYZING FINITE-ELEMENT, AND COMPUTER FOR ANALYZING FINITE-ELEMENT例文帳に追加

有限要素解析用インターフェース、有限要素解析用インターフェースのプログラムを記録したコンピュータ読み取り可能な記録媒体、高付加価値通信網を利用した有限要素解析方法、有限要素解析用並列処理計算機および有限要素解析用計算機 - 特許庁

To provide an automatic process recovery system capable of restoring the system functions of a UNIX system by arranging a monitoring program for detecting and restoring faults in respective processes allowed to be operated in parallel between an UNIX-OS and applications(APLs) and executing fault detection processing and the recovery of the system by the monitoring program.例文帳に追加

ＵＮＩＸシステムにおいて、並列動作可能な各プロセスの障害検出及び復旧を行う監視プログラムをＵＮＩＸ−ＯＳとＡＰＬの中間に配備し、該監視プログラムによる障害検出処理とシステムのリカバリを行うことにより、システム機能の復旧を行うことを可能とする、ＵＮＩＸシステムにおける自動プロセスリカバリ方式を提供する。 - 特許庁

The mobile terminal capable of processing a plurality of programs in parallel and including a freely openable/closable mechanism is provided with: a display means that is exposed when the cases of the mobile terminal are closed; and a control means that allows the display means to display information corresponding to a program during starting when there exists the started program when the cases of the mobile terminal are closed.例文帳に追加

複数のプログラムを並行処理することが可能であって、開閉自在な機構を有する携帯端末において、携帯端末を閉じた状態に露出している表示手段と、携帯端末を閉じた際に起動中のプログラムがあると、起動中のプログラムに対応した情報を前記表示手段に表示させる制御手段を備える。 - 特許庁

In a parallel processing system, in which mutually connected plural sub-systems are operated as a single system, the respective sub-systems are provided with various procedures to be prepared, used, updated, or deleted by a program which is being executed for realizing prescribed processing procedures, and a procedure managing part for performing individual state management for the respective procedures.例文帳に追加

相互に連結した複数のサブシステムを１つのシステムとして運用する並列処理システムにおいて、サブシステムの各々は、実行中のプログラムによる作成・使用・更新または削除の対象となるとともに所定の処理手順を実現させる各種の手続きと、それぞれの手続きについて独自の状態管理を行う手続き管理部とを備える。 - 特許庁

To enable a plurality of control programs to refer to a global variable that is secured with consistency without requiring a control program itself to perform the processing of a procedure for securing consistency of a global variable and without being disturbed in parallel execution of a plurality of control programs in a PLC.例文帳に追加

ＰＬＣにおいて、グローバル変数の一貫性を確保するための手続の処理を制御プログラム自身が行うことを必要とせず、複数の制御プログラムの並行実行が妨げられることもなく、複数の制御プログラムが一貫性の確保されたグローバル変数を参照できるようにする。 - 特許庁

A compiler apparatus for generating an object program for processing linked data on a distributed memory parallel computer generates a real node being a node holding actual data, and a virtual node being a node which does not hold the actual data but has a link structure, and uses the real node and the virtual node to thereby achieve pseudo-distribution arrangement of the linked data on the distributed memory parallel computer.例文帳に追加

分散メモリ並列計算機上でリンクドデータを扱うためのオブジェクトプログラムを生成するコンパイラ装置において、実際のデータを保持するノードである実ノードと、前記実際のデータは保持せずにリンク構造を保持するノードである仮想ノードとを生成し、前記実ノード及び前記仮想ノードを用いることにより、前記リンクドデータの前記分散メモリ並列計算機上での擬似的な分散配置を実現する。 - 特許庁

In the information processing system for performing parallel processing while performing data communication between two or more computation nodes 1, 2 connected through an inter-node network 5, the computation node 1 includes communication control software for shifting the computation node 1 into a power-saving mode when the computation node 2 is yet to be ready for data reception although a running program on the computation node 1 is ready for data transmission.例文帳に追加

ノード間ネットワーク５で接続された複数の計算ノード１，２間でデータ通信を行いながら並列処理を行う情報処理システムにおいて、計算ノード１は、計算ノード１で動作中のプログラムがデータ送信の準備が完了したにもかかわらず、計算ノード２でデータ受信の準備が完了していない場合に、計算ノード１を省電力モードに移行させるための通信制御ソフトウェアを備える。 - 特許庁

In a test pattern load device 30, the test patterns to be executed are divided into a size storable in the memory 11 for storing the test patterns and stored in parallel and horizontal directions in the memory 11 for storing the test patterns, and test program information indicating the location of storage and division information on the number of divisions etc. are reported to a verification processing part 13.例文帳に追加

テストパターンロード装置３０で、実行すべきテストパターンを、テストパターン格納用メモリ１１に格納可能なサイズに分割してこれをテストパターン格納用メモリ１１の水平方向並列に格納すると共に、その格納位置を表すテストプログラム情報及び分割数等の分割情報を検証処理部１３に通知する。 - 特許庁

This compile device generates an object code 107 executable on a shared memory type computer with a thread as the unit of parallel processing by input of a source program 101 and using an inter-thread synchronous overhead information file 108 and the number of machine cycles acquisition library 106, and is constituted of a syntax analysis part 103, a parallelization part 104 and a code generation part 105.例文帳に追加

ソースプログラム１０１を入力として、スレッド間同期オーバーヘッド情報ファイル１０８とマシンサイクル数取得ライブラリ１０６を使用して、スレッドを並列処理の単位として共有メモリ型計算機上で実行可能なオブジェクトコード１０７を生成させるものであり、構文解析部１０３、並列化部１０４、コード生成部１０５から構成される。 - 特許庁

To provide a game program, a game device, a game system, and a game processing method, which facilitate operation to be performed in parallel with another operation when an image of a virtual world is displayed on a display device that a user can grip to see the screen and the another operation to the virtual work is performed according to posture and motion of the display device.例文帳に追加

ユーザが把持して画面を見ることが可能な表示装置に仮想世界の画像を表示し、当該表示装置の姿勢や動きに応じて当該仮想世界に対する操作が行われる場合に、当該操作と並行して行う操作を容易にすることが可能なゲームプログラム、ゲーム装置、ゲームシステム、およびゲーム処理方法を提供する。 - 特許庁

This analytical device 30 includes a multithreading library ML for multithreading a predetermined process described in the test program TP prepared by a user, and when the data stored in a data memory 21 are processed, the threads are generated in accordance with the number of CPUs 23a, 23b using the multithreading library ML, and the processing of these threads is performed in parallel by the CPUs 23a, 23b, respectively.例文帳に追加

この解析装置３０は、ユーザによって作成されたテストプログラムＴＰに記述された所定の処理をマルチスレッド化するマルチスレッド化ライブラリＭＬを備えており、データメモリ２１に記憶されたデータを処理する場合に、マルチスレッド化ライブラリＭＬを用いてＣＰＵ２３ａ，２３ｂの数に応じたスレッドを生成し、これらのスレッドの処理をＣＰＵ２３ａ，２３ｂでそれぞれ並行して実行する。 - 特許庁

To attain a high speed operation by recognizing the coexistence of automatic parallelization and Opn MP and easily advancing the parallelization and to prevent the deterioration of performance at the time of parallel processing by suppressing the useless generation of threads at the time of mutual calling in an optimizing device and recording medium for generating an object code for parallelizing the execution of programs by plural threads from a source program described in prescribed programming language.例文帳に追加

本発明は、所定のプログラミング言語で記述されたソースプログラムから、複数のスレッドによりプログラムの実行を並列化するオブジェクトコードを生成する最適化装置および記録媒体に関し、自動並列化とＯｐｅｎＭＰの混在を認めて並列化を簡易に進め高速化を図ると共に、相互に呼び出し時のスレッドの無駄な生成を抑止して並列処理時の性能低下を防止することを目的とする。 - 特許庁