pull-upの部分一致の例文一覧と使い方
該当件数 : 590件
To simply suppress solidification of silicon easily generated from the inner wall of a quartz crucible in pull-up growing of a silicon single crystal by MCZ method using a cusp magnetic field.例文帳に追加
カスプ磁場を用いたMCZ法によるシリコン単結晶の引き上げ育成において、石英ルツボの内壁から発生し易いシリコン固化を簡便に抑制する。 - 特許庁
To provide a semiconductor device that can achieve desired bus communicating actions irrespective of whether a pull-up resistance is connected to a bus line or not, and a bus connection method for the same.例文帳に追加
バスラインにプルアップ抵抗が接続されているか否かに関わらず所望のバス通信動作を得ることができる半導体装置及びそのバス接続方法を提供する。 - 特許庁
To provide a semiconductor integrated circuit which reduces the through-current with a pull-up or -down resistor provided in an input/output circuit block.例文帳に追加
本発明は、入出力回路部にプルアップ抵抗もしくはプルダウン抵抗を備えた場合、貫通電流の低減化を図ることができる半導体集積回路を提供する。 - 特許庁
A pull-up resisting part 21a is connected in series between the input port IN and a power supply Vdd for outputting a voltage to the partial pressure type remote controller 6, and has a variable resistance value.例文帳に追加
プルアップ抵抗部21aは、リモートコントローラ6に電圧を出力する電源Vddと入力ポートINとの間に直列に接続され、抵抗値が可変である。 - 特許庁
Since both Tr2 and Tr3 are turned off when the Tr1 is turned on and the output signal level goes L, total pull-up resistance, i.e. resistance only of the resistor R1, increases (100 kΩ).例文帳に追加
Tr1がオンとなり出力信号レベルがLとなるとき、Tr2,Tr3は共にオフとなるので、総プルアップ抵抗は抵抗R1だけとなり高くなる(100kΩ)。 - 特許庁
In each of the serial circuits, a pull-up resistor Ri is connected between the output end of an inverter Ai and the connection point of the capacitor Ci and the MOS-FET (Qi).例文帳に追加
直列回路のそれぞれにおいて、インバータAiの出力端と、コンデンサCiおよびMOS−FET(Qi)の接続点との間に、プルアップ抵抗器Riが接続される。 - 特許庁
To provide a semiconductor memory device and its writing drive method which can prevent reduction of pull-up drive power of a sense amplifier owing to reduction of cell power source voltage.例文帳に追加
セル電源電圧の減少による感知増幅器のプルアップ駆動力低下を防止できる半導体メモリ素子及びその書き込み駆動方法を提供する。 - 特許庁
The memory transistor has, above the gate electrode or a wiring layer connected with the gate electrode (e.g. word line WL1, etc.), a pull-up electrode closing thereto via a dielectric film.例文帳に追加
このメモリトランジスタは、ゲート電極又はこれに接続された配線層(例えば、ワード線WL1等)の上方に誘電膜を介して近接するプルアップ電極を有する。 - 特許庁
The control device 10 of the semiconductor storage device 20 includes a first pull-up resistor R1 provided in the inside of the device to be dynamically turned on and off by a transistor T1.例文帳に追加
半導体記憶装置20の制御装置10は、装置内部にトランジスタT1によって動的にオン・オフ可能な第1のプルアップ抵抗R1を備えている。 - 特許庁
An output logic at the transition of the input signal is inverted at a high speed through the forced pull-up and it attains high speed level conversion and low current consumption.例文帳に追加
この強制プルアップにより入力信号変遷時の出力論理が高速に反転され、このことがレベル変換の高速化及び低消費電流化を達成する。 - 特許庁
To provide a pull-up electrolysis method in which Ca usable for reduction of a hardly reducing metal, more particularly Ti can be obtained with low voltage and high electric current efficiency.例文帳に追加
難還元性金属、特にTiの還元に使用し得るCaを、低い電圧で、しかも高い電流効率で得ることができる電解方法を提供する。 - 特許庁
To suppress sheet deformation and the occurrence of sheet displacement by shortening or eliminating a pull-up distance of the sheet when being supplied to a cooling device in calendering equipment.例文帳に追加
カレンダ設備において、冷却装置に供給する際のシートの引き上げ距離を短くするあるいは無くすことによって、シート変形やシート位置ズレの発生を抑制する。 - 特許庁
A bias generator 30 sets a voltage (bias) referenced to the ground, with which an active pull-up clamp circuit 22 can be turned on when a bus voltage becomes negative.例文帳に追加
バイアス発生器(30)は、アクティブプルアップ・クランプ回路(22)をバス電圧が負になる時にオンにすることが可能な接地に参照付けられた電圧(バイアス)を設定する。 - 特許庁
Moreover, to reduce waveform distortion of a scanning signal, a pull-up circuit to supplement off-switching is arranged between a circuit for reducing the pixel potential and a display area.例文帳に追加
また、画素電位を降圧させる回路と表示領域との間に走査信号の波形なまりを減少させるために、オフスイッチングを補助するプルアップ回路を設ける。 - 特許庁
A pull-up resistor 34 is connected across a positive power source VDD and the neighborhood of an input part of a switch circuit 15 for inputting an inspection signal on the inspection wiring 33.例文帳に追加
検査用配線33上における検査信号入力用スイッチ回路15の入力部近傍と正電源VDDとの間にプルアップ抵抗33を接続する。 - 特許庁
A USB controller 1 can control the pull-up of a signal line D+ for reporting the power supply of the device to the host through a switching element Q1.例文帳に追加
USBコントローラ1は、デバイスの電源投入をホストに知らせるための信号線D+のプルアップを、スイッチング素子Q1を介して制御できるようになっている。 - 特許庁
The output resistance control trigger signal STRB is a signal which becomes "H" after the sufficient lapse of time from an output resistance control signal determination period determined by the pull-down bit control signals D0-D3 and the pull-up bit control signals U0-U3.例文帳に追加
上記した出力抵抗制御トリガ信号STRBは、プルダウンビット制御信号D0〜D3及びプルアップビット制御信号U0〜U3が決定する出力抵抗制御信号決定期間から十分経過したの後に“H”となる信号である。 - 特許庁
A unit shift register SR includes a transistor Q1 for supplying a clock signal CLK to an output terminal OUT, a pull-up driving circuit 21 for driving the transistor, a transistor Q2 for discharging the output terminal OUT, and a pull-down driving circuit 22 for driving the transistor.例文帳に追加
単位シフトレジスタSRは、クロック信号CLKを出力端子OUTに供給するトランジスタQ1およびそれを駆動するプルアップ駆動回路21と、出力端子OUTを放電するトランジスタQ2およびそれを駆動するプルダウン駆動回路22とを備える。 - 特許庁
In this construction, even if the fuse is incompletely cut during a process of cutting the fuse, the pull-up driver or the pull-down driver is turned off, thus preventing unnecessary current flow in advance.例文帳に追加
よって、前記半導体装置はヒューズを切断するプロセスが進行された後にヒューズが完全に切断されていなくてもプルアップ駆動手段またはプルダウン駆動手段をターンオフすることによって不必要な電流の流れることを事前に防止することができる。 - 特許庁
When a fault of the driver 10 is detected by the fault detection unit 1, a fault detection and remedy unit 2 remedies the fault of the driver 10 by connecting a pull-up resistor 26 or a pull-down resistor 29 to the output of the driver 10 so as to have the same potential as the expected potential.例文帳に追加
故障救済部2は、故障検知部1によってドライバ10の故障が検出された場合に、期待電位と同電位となるようにドライバ10の出力にプルアップ抵抗26またはプルダウン抵抗29を接続してドライバ10の故障を救済する。 - 特許庁
Based on the detection result of the fixing temperature, the CPU 470 controls the D/A converter 457, thereby the direction of a current flowing into the thermistor 451 is switched, and the thermistor 451 is switched between the pull-up side and the pull-down side in the partial pressure circuit 455.例文帳に追加
CPU470が定着温度の検知結果に基づいてD/Aコンバータ457を制御することで、サーミスタ451に流れる電流の向きが切り替えられ、分圧回路455においてサーミスタ451がプルアップ側であるかプルダウン側であるかが切り替えられる。 - 特許庁
According to the configuration, swing width of output data outputted from the output buffer in pull-up operation or pull-down operation is widened, simultaneously output data skew is decreased and strength of the output buffer is increased even when it is the open drain type output buffer.例文帳に追加
この構成は、プルアップ動作やプルダウン動作の場合に出力バッファから出力される出力データのスイング幅を広げると同時に出力データスキューを減少させ、またオープンドレイン方式の出力バッファでも出力バッファの強度を増加させる。 - 特許庁
The antenna wiring for noise detection is arranged parallel to power supply wiring inside the objective semiconductor device so that a current can flow to pull-up and pull-down resistor portions connected to an inverter for noise detection to be turned on/off by a crosstalk noise on antenna wiring.例文帳に追加
目的の半導体装置内の電源配線に並行してノイズ検出用のアンテナ配線を配置し、アンテナ配線にのったクロストークノイズによりON/OFFするノイズ検出用インバータに接続したプルアップ抵抗、プルダウン抵抗部分に電流が流れるようにする。 - 特許庁
Further, the technology employs a method of adjusting an amount of current that flows in a data input part and a reference voltage input part to make a pull-up/pull-down of the substantial reference level for input sensing without a change of the reference voltage that is constant voltage.例文帳に追加
本発明では定電圧である基準電圧を変動させないにしても、実質的な入力感知基準レベルをプルアップ/プルダウンさせるために、データ入力部と基準電圧入力部とに流れる電流量を調節する方式を使用した。 - 特許庁
In a word driver 1 of a DRAM, a N channel MOS transistor QN3 to the gate of which a power source potential Vcc is applied is connected between a gate of a P channel MOS transistor QP1 for pull-up and a gate of a N channel transistor QN1 for pull-down.例文帳に追加
DRAMのワードドライバ1において、プルアップ用のPチャネルMOSトランジスタQP1のゲートとプルダウン用のNチャネルMOSトランジスタQN1のゲートとの間に、そのゲートに電源電位Vccが与えられたNチャネルMOSトランジスタQN3を接続する。 - 特許庁
The second output drive circuit is connected between the input port A and the output port B, has smaller driving force than the first output drive circuit, becomes a pull-up circuit when the input port A is at the L level and becomes a pull-down circuit when the input port A is at the H level.例文帳に追加
第2の出力駆動回路は、入力端Aと出力端Bとの間に接続され、第1の出力駆動回路よりも駆動力を小とし、入力端AがLレベルの時はプルアップ回路、入力端AがHレベルの時はプルダウン回路となる。 - 特許庁
Thereby, when the contact pin 2 is coupled succeedingly, an output end of an output buffer 1 and the input end of the input buffer 3 have a same logical level preventing an error such as logical level reversal that may occur if just conventional pull-up resistor and pull-down resistor are used.例文帳に追加
よって、次のコンタクトピン2の結合時に、出力バッファ1の出力端と、入力バッファ3の入力端は同一論理レベルにあり、従来の単なるプルアップ抵抗,プルダウン抵抗使用時のように論理レベルが反転するといったエラーは発生しない。 - 特許庁
To provide an information recording device which can decrease the number of components and simplify manufacturing processes by eliminating a pull-up resistance or pull-down resistance needed for connection with a control means on a recording device main-body side for function decision making.例文帳に追加
機能判別のために記録装置本体側の制御手段に接続する必要のあったプルアップ抵抗またはプルダウン抵抗を抹消し、部品点数を減少させることができるうえ、製作工程も簡略化される情報記録装置を提供する。 - 特許庁
A slave side USB transceiver part 201, which has a driver circuit 27, a receiver circuit 28 and single-ended receiver circuits 29 and 30 and connects them with two USB data lines 35 and 36 paired up, comprises a pull-up resistor 21 connected to the USB data line 35, and a pull-down resistor 38 connected to the USB data line 36.例文帳に追加
ドライバ回路27、レシーバ回路28およびシングルエンデッドレシーバ回路29、30を有し、これらの間を2本を1組とするUSBデータライン35、36で接続したスレーブ側USBトランシーバ部201であって、USBデータライン35に接続されたプルアップ抵抗器21と、USBデータライン36に接続されたプルダウン抵抗器38とを備えている。 - 特許庁
This output buffer has a pull-up element for pulling up an output terminal to first power supply voltage at the time of turn-on, and a pull-down element for pulling down the output terminal to second power supply voltage that is at a level lower than the first power supply voltage at the time of the turn-on.例文帳に追加
出力バッファは、ターンオン時に出力端子を第1電源電圧にプルアップするためのプルアップ素子(MPU)と、ターンオン時に出力端子を第1電源電圧より低いレベルの第2電源電圧にプルダウンするためのプルダウン素子(MPD)と、待機モードではプルアップ素子及び、プルダウン素子(MPD)をターンオフ状態に維持して出力端子をハイインピーダンス状態に維持する。 - 特許庁
A pull-up circuit (HINV1, HP3) connected to the noninverting output terminal pulls up the noninverting output terminal when a noninverting output signal becomes the second high level and it is opened when the input signal is a low level.例文帳に追加
非反転出力端子に接続されるプルアップ回路(HINV1、HP3)は、非反転出力信号が第2のハイレベルとなった場合に非反転出力端子をプルアップし、入力信号がローレベルである場合には開放となる。 - 特許庁
A second pull-up circuit 15 is connected between the first terminal 16 and the first node N1, and pulls up the first node voltage Vn1 by electrical conduction when the control signal Vc is low and the second node voltage Vn2 is high.例文帳に追加
第2プルアップ回路15は、第1端子16と第1ノードN1の間に接続され、制御信号VcがLowで且つ第2ノード電圧Vn2がHighのときに導通して第1ノード電圧Vn1を引き上げる。 - 特許庁
A temperature distribution in the single crystal 14 grown from a molten liquid in consideration of the convection of the molten liquid 12 is obtained by using a computer up to the time of the completion of a cooling after the time of the pull-up of the single crystal at a first to a seventh steps.例文帳に追加
第1〜第7ステップで、融液12の対流を考慮して融液から成長する単結晶14内の温度分布を、単結晶の引上げ時から冷却完了時までのコンピュータを用いて求める。 - 特許庁
For example, four resistances R1 to R4 are connected to an electronic controller 1, a pull-up resistance R5 is connected between those resistances and electronic controller 1 while made to correspond to the resistances R1 to R4, and a pull-down resistance R6 is connected between the resistances and an electronic module 2.例文帳に追加
電子制御装置1に例えば4個の抵抗R1〜R4を接続し、これらの抵抗と電子制御装置1との間にプルアップ抵抗R5を各抵抗R1〜R4に対応させてそれぞれ接続し、電子モジュール2との間にはプルダウン抵抗R6を接続する。 - 特許庁
A control circuit 3a includes a first control circuit 40 which generates a signal for complementarily turning on the transistors on the pull-up side and the transistors on the pull-down side with the different driving capabilities according to a data signal A, driving capability control signals B1, B2 and a driving capability selection signal DS.例文帳に追加
制御回路3aは、データ信号Aと、駆動能力制御信号B1,B2と、駆動能力選択信号DSとに応じて、駆動能力が異なるプルアップ側のトランジスタとプルダウン側のトランジスタとを相補的にオンさせる信号を生成する第1制御回路40を備える。 - 特許庁
To provide a circuit design method and transmitter that enables flexible control of amplitude, pre-emphasis, and slew rate utilizing a design of a segmented self-series terminated (SSST) transmitter having a parallel configuration of multiple, individually controllable segments of dual pull-up and pull-down transistors.例文帳に追加
本発明は、デュアル・プル・アップ及びプル・ダウン・トランジスタの複数の個々に制御できるセグメントのパラレル構成を有するセグメント化自己直列終端(SSST)送信機の設計を用いて振幅、プリ・エンファシス及びスルー・レートの柔軟な制御を可能にする回路設計方法及び送信機を提供する。 - 特許庁
Further, the driver is provided with with a frequency detector which detects and stores the operating frequency of the semiconductor memory device and, in this case, the driving capabilities of the pull-up driver and the pull-down driver are varied in response to the output signal of the frequency detector.例文帳に追加
前記出力ドライバは、前記半導体メモリ装置の動作周波数を検出して保存する周波数検出器を備え、この場合には、前記プルアップドライバおよび前記プルダウンドライバの駆動能力が前記周波数検出器の出力信号に応答して可変する。 - 特許庁
The first output drive circuit is connected between input ports A, B and an output port X, becomes a pull-up circuit when the input ports A, B are at an L level, becomes a pull-down circuit when the input ports A, B are at an H level, and becomes inactive when the levels of the input ends A, B are different.例文帳に追加
第1の出力駆動回路は、入力端A、Bと出力端Xとの間に接続され、入力端A、BがLレベルの時はプルアップ回路、入力端A、BがHレベルの時はプルダウン回路、入力端A、Bのレベルが異なる時は非活性状態となる。 - 特許庁
A method 400 modifying the bias generator includes metal programming either or both of the MP pull-up transistor and the MP pull-down transistor, such that the respective ON resistance of the metal-programmed transistor is combined with an effective ON resistance of the bias generator circuit.例文帳に追加
バイアス発生器を修正する方法400は、メタル・プログラミングされたトランジスタの各オン状態抵抗が、バイアス発生器回路の実効オン状態抵抗と組み合わされるように、MPプルアップ・トランジスタおよびMPプルダウン・トランジスタの一方または両方をメタル・プログラミングすることを含む。 - 特許庁
A driving circuit main body 10 of at least either of the plate line driving circuit 3 and/or the word line driving circuit 5 has PMOS transistors QP1, QP2 for pull-up of which driving capability is different and NMOS transistors QN1, QN2 for pull-down of which driving capability is different.例文帳に追加
プレート線駆動回路3及び/またはワード線駆動回路5の少なくとも一方の駆動回路本体10は、駆動能力が異なるプルアップ用PMOSトランジスタQP1,QP2と、駆動能力が異なるプルダウンダウン用NMOSトランジスタQN1,QN2とを有する。 - 特許庁
A fault detection unit 1 detects a fault of a driver 10 by connecting a pull-up resistor 15 or a pull-down resistor 18 to the output of the driver 10 so as to have the reverse potential of an expected potential at the output of the driver 10, and comparing the input potential of the driver 10 with the output potential.例文帳に追加
故障検知部1は、ドライバ10の出力の期待電位の逆電位となるようにドライバ10の出力にプルアップ抵抗15またはプルダウン抵抗18を接続し、ドライバ10の入力電位と出力電位とを比較することによりドライバ10の故障を検出する。 - 特許庁
The optical disk device having a logic circuit connected to a CPU to transfer a signal therewith is provided with a pull-up circuit or a pull-down circuit in the line of a signal transferred between the CPU and the logic circuit.例文帳に追加
上記課題は、CPUと接続され、該CPUと信号のやりとりを行なうロジック回路を備えた光ディスク装置において、前記CPUと前記ロジック回路間でやりとりされる信号のラインにプルアップ回路あるいはプルダウン回路を備えたことを特徴とする光ディスク装置にて解決される。 - 特許庁
The input terminals 222 and 232 of the third and fourth input circuit 220 and 230 that operate on 3 V even if 5 V is cut off can be set to pull-up or pull-down state by transistors 228 and 238 for inputting a voltage to a gate via a first transmission circuit with buffers 124, 160, 162, 164, 170, 172, and 174.例文帳に追加
5Vがカットオフしても、3Vで動作する第3,第4の入力回路220,230の入力端子222,232は、バッファ124,160,162,164,170,172,174を有する第1の伝送回路を介してゲートに電圧を入力するトランジスタ228,238によって、プルアップまたはプルダウン状態に設定できる。 - 特許庁
The charge pump circuit may further be provided with: a 1st dummy capacitor Cpa whose one terminal is connected to a node between the 1st switching element 304 and the pull-up current source 302; and a 2nd capacitor Cpb whose one terminal is connected to a node between the 2nd switching element 308 and the pull-down current source 306.例文帳に追加
また、一端が前記第1スイッチング素子304と前記プルアップ電流源302との接点に連結される第1ダミーキャパシタCpa、及び一端が前記第2スイッチング素子308と前記プルダウン電流源306との接点に連結される第2ダミーキャパシタCpbをさらに具備できる。 - 特許庁
A 2nd voltage-dividing resistance 55 added to conventional basis constitution is composed of a 2nd pull-down resistance 55a and a 2nd pull-up resistance 55b, which have their one-end sides connected to each other, and their other-end sides are connected to output ports P1 and P2 of a CPU 10a.例文帳に追加
従来の基本構成に追加した第2の分圧抵抗55は、各々の一端が相互に接続された第2のプルダウン抵抗55aと第2のプルアップ抵抗55bとで構成されており、それらの他端はCPU10aの出力ポートP1,P2に接続されている。 - 特許庁
To shorten an arm length of an action lever to make an operation device compact or to make a cleaning tank thin, in the operation device for a drain valve of pulling up a pull-up material such as a ball chain by turning the action lever, to open the drain valve.例文帳に追加
作用レバーの回動によって玉鎖等の引上げ材を引き上げ、排水弁を開弁させる排水弁の操作装置において、作用レバーのアーム長を短くし得て操作装置を小型化でき、或いは洗浄タンクを薄型化し得るようにする。 - 特許庁
A switching circuit 104 selects either of the signal lines gr1 and gr2, and switches connection so that selected signal line is connected to a pull-up resistor Rc that is applied with a power supply voltage Vcc.例文帳に追加
切替回路104は、信号線gr1,gr2の何れかを選択して、電源電圧Vccを印加されたプルアップ抵抗Rcに接続するように接続を切り替える。 - 特許庁
To provide a heat shielding member that is capable of securing the radial direction uniformity of a temperature gradient of the growth axial direction of a single crystal, and to provide a single crystal pull-up device using the same.例文帳に追加
単結晶の成長軸方向の温度勾配の半径方向均一性を確保することができる熱遮蔽部材およびこれを用いた単結晶引上げ装置を提供する。 - 特許庁
Transistor Q15 for pull-up is brought to the off-operation state, an unwanted current path to the GND via the 2nd power supply, the transistor Q15 and the output transistor Q14 is also shielded.例文帳に追加
また、プルアップ用トランジスタQ15がオフ動作状態になるので、第2電源,トランジスタQ15,出力トランジスタQ14を経由してGNDに至る不要な電流経路も遮断される。 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|