「series of lines」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To enable even an operator unfamiliar to operation to easily insert a desired circuit element in a gap between existing circuits in a parallel connection mode even in a display state in which a series of circuit lines is closely arranged.例文帳に追加

一連の回路行が密に詰まった表示状態であっても、それら既存の回路と回路との隙間に、所望の回路要素を、操作に不慣れなオペレータであっても、容易に並列接続態様で挿入することができること。 - 特許庁

The filter circuit is provided with a current transfer circuit 3 that distributes a current signal ID received in time series into a plurality of parallel signal lines and storage array sections SH1-SHn provided to each signal line.例文帳に追加

時系列に入力される電流信号IDを複数の並列信号線に分配する電流伝達回路3と、信号線毎に配設された記憶列部SH1〜SHnとがある。 - 特許庁

The bow appendage 6 is made triangular seen from a horizontal surface and rectangular seen from a side surface and made to be interposed in series along a vertical region including load water lines L.W.L of the hull 1.例文帳に追加

船首付加物６は、水平面から見て略三角形状で側面から見て矩形状とし、船体１の満載喫水線Ｌ．Ｗ．Ｌを含む上下の領域に亘って一連に介在するようにさせる。 - 特許庁

To quickly measure and display on-time or off-time of an arbitrary on-pulse or off-pulse on a pulse train waveform in displaying a pulse train waveform corresponding to a series of time-series bit data related to each of a plurality of variables collected by a data collection unit on a screen of an image display unit by, for example, arranging the waveform over a plurality of lines.例文帳に追加

データ収集ユニットにて収集された複数の変数のそれそれに関する一連の時系列ビットデータに相当するパルス列波形を、画像表示器の画面上に例えば複数行にわたり並べて表示させる場合において、パルス列波形上において任意のオンパルス又はオフパルスのオン時間又はオフ時間を素早く計測して表示させること。 - 特許庁

A plurality of SAW resonators 1 capable of parallel resonance at frequencies corresponding to a plurality of attenuation bands, respectively, are connected in series to form a single set 10, a plurality of such sets 10 of SAW resonators 1 are connected in series, and inductors 21 for phase inversion are disposed in parallel in signal lines between adjacent sets 10, 10.例文帳に追加

複数の減衰域に夫々対応する周波数で並列共振を起こす複数のＳＡＷ共振子１を互いに直列に接続して一つの組１０を構成し、このＳＡＷ共振子１の組１０を互いに直列に複数接続すると共に、互いに隣接する組１０、１０同士の間の信号路に位相反転用のインダクタ２１を各々並列に設ける。 - 特許庁

The semiconductor storage device includes: a memory cell array MA in which the memory cells MC configured of a series connection of diodes Di and variable resistors VR are arranged at crossing parts of a plurality of bit lines BL and a plurality of word lines WL; and a control circuit for alternatively driving the bit line BL and the word line WL.例文帳に追加

半導体記憶装置は、ダイオードＤｉと可変抵抗素子ＶＲとを直列接続してなるメモリセルＭＣが複数のビット線ＢＬ及び複数のワード線ＷＬの交差部に配置されたメモリセルアレイＭＡと、ビット線ＢＬ及びワード線ＷＬを選択駆動する制御回路とを備える。 - 特許庁

In the power converter such as an inverter, a converter, etc. of such type that a pair of main switches Q1 and Q2 connected between a pair of DC lines are turned on or turned off alternately, a series circuit composed of an auxiliary switch Q12, an inductor Lr for resonance, and an auxiliary voltage source 10 is connected between the paired DC lines 11 and 12.例文帳に追加

対の直流ライン間に接続された対の主スイッチＱ１ 、Ｑ２ を交互にオン・オフする形式のインバ−タ、コンバ−タ等の電力変換装置において、対の直流ライン１１、１２間に補助スイッチＱ１２と共振用インダクタＬｒ と補助電圧源１０との直列回路を接続する。 - 特許庁

A pixel array part 303 is provided with a plurality of signal lines 314 corresponding thereto, and while the pixel cells 330 in the plurality of rows are driven at the same time, a plurality of signal lines 314 are switched by a selector switch 306A to write the video signal to pixel capacitors 376 of the pixel cells 330 in time series.例文帳に追加

画素アレイ部３０３にはそれに対応した信号線３１４を複数本設け、複数行の画素セル３３０を同時駆動するとともに、複数本の信号線３１４を選択スイッチ３０６Ａで切り替えることで、映像信号を時系列で画素セル３３０の画素容量３７６に書き込む構成とする。 - 特許庁

To each of the pair of local bit lines BL a selection MOS transistor composed of one enhancement type MOS transistor (STE) and one depression type MOS transistor (STD) is connected in series to select either of the local bit lines BL by turning on/off the selection MOS transistor.例文帳に追加

一対のローカルビット線ＢＬのそれぞれには、１個のエンハンスメント型ＭＯＳトランジスタ（ＳＴＥ）と１個のデプレッション型ＭＯＳトランジスタ（ＳＴＤ）とからなる選択ＭＯＳトランジスタが直列に接続され、選択ＭＯＳトランジスタのオン／オフによって、いずれか一方のローカルビット線ＢＬが選択される。 - 特許庁

Cuttable lines formed of microperforations 6-9 being parallel respectively to the four sides of the paper 1 for preparation of the refill of A5 size (No. 5 size of series A of Japanese Industrial Standard) are provided in the paper beforehand so that the refill 2 for a systemized pocketbook of Bible size can be cut out.例文帳に追加

Ａ５（日本工業規格Ａ列５番）サイズのリフィル作成用紙１に、バイブルサイズのシステム手帳用リフィル２を切り出し可能なように、４つの各辺と平行なマイクロミシン目６〜９による切断可能線を付しておく。 - 特許庁

A nonvolatile semiconductor storage device according to one embodiment comprises a memory cell array including a NAND cell unit having a plurality of memory cells connected in series, in which control gates of the plurality of memory cells are connected to word lines, respectively; and a control circuit performing writing control for applying a prescribed writing voltage to the word lines and setting a threshold voltage in accordance with data.例文帳に追加

一の実施の形態に係る不揮発性半導体記憶装置は、複数のメモリセルが直列接続されたＮＡＮＤセルユニットを有し、複数のメモリセルの制御ゲートがそれぞれワード線に接続されたメモリセルアレイと、ワード線に所定の書き込み電圧を印加してデータに応じたしきい値電圧を設定する書き込み制御を実行する制御回路とを備える。 - 特許庁

The semiconductor device for evaluating the contact resistance comprises contact chains 13 where the metal lines 2 of units, each comprising a plurality of capacitors constituted by sandwiching a dielectric film between two metal lines 2, are connected in series, and pads 4 provided at the opposite ends of the contact chains 13 wherein at least one pad 4 is connected with a protective element 14 for absorbing charges.例文帳に追加

誘電絶縁膜を２つのメタル配線２の間に挟んで構成した複数のキャパシタを単位として、それらの単位のメタル配線２同士を直列に接続したコンタクトチェーン１３と、このコンタクトチェーン１３の両端に設けたパッド４とを備えたコンタクト抵抗評価用の半導体装置において、少なくとも一方のパッド４に、電荷吸収用の保護素子１４を接続する。 - 特許庁

The value of the series inductance component varies with the number and interval of lines of the meandering type pattern 4 and the resonance frequency of the secondary mode can be varied, independently of the resonance frequency of the basic mode.例文帳に追加

ミアンダ状のパターン４のライン本数やライン間隔を変更することで上記直列インダクタンス成分の大きさが可変して、２次モードの共振周波数を基本モードの共振周波数と独立した状態で変更することができる。 - 特許庁

A semiconductor memory device includes: bit lines BL and /BL provided in a layer of the same level above a semiconductor substrate 30; a first variable-resistance element 10 and a first MOSFET 20 which are provided below the bit line BL and are connected in series; and a second variable-resistance element 10 and a second MOSFET 20 which are provided below the bit line /BL and are connected in series.例文帳に追加

半導体記憶装置は、半導体基板３０の上方の同一レベル層に設けられたビット線ＢＬ，／ＢＬと、ビット線ＢＬの下方に設けられかつ直列に接続された第１の抵抗変化素子１０及び第１のＭＯＳＦＥＴ２０と、ビット線／ＢＬの下方に設けられかつ直列に接続された第２の抵抗変化素子１０及び第２のＭＯＳＦＥＴ２０とを含む。 - 特許庁

The semiconductor integrated circuit device 10 further comprises termination circuits 101 and 102 that are disposed in series between the driver circuit 100 and the output terminals 103 and 104 for series-termination of the transmission lines 41 and 42 and have adjustable impedance.例文帳に追加

半導体集積回路装置１０は、さらに、伝送路４１及び４２を直列終端することができるように前記ドライバ回路と前記出力端子の間に配置されドライバ回路１００と出力端子１０３及び１０４の間に直列に配置され、インピーダンスを調整可能な直列終端回路１０１及び１０２を有する。 - 特許庁

The nonvolatile semiconductor memory comprises a plurarity of memory element groups which comprise memory elements each composed of a resistance variable element and a diode connected in series, a plurality of source lines connected to one-side ends of the plurality of memory elements in the memory element group.例文帳に追加

本発明の不揮発性半導体記憶装置は、抵抗変化素子及びダイオードが直列に接続されたメモリ素子を複数有する複数のメモリ素子群と、メモリ素子群の複数のメモリ素子それぞれの一端にそれぞれ接続された複数のソース線と、を有する。 - 特許庁

A capacitor 5 is connected between the lines of the power supply side of a converter part, and a surge absorption circuit 6, where a surge absorber that is mainly made of zinc oxide and a surge absorber of a discharge tube type is connected in series between at least one phase of a power supply 1 and the ground.例文帳に追加

コンバータ部の電源側の線間にコンデンサ５を接続し、電源１の少なくとも１相とアース間に酸化亜鉛を主成分としたサージ吸収器と放電管タイプのサージ吸収器を直列に接続したサージ吸収回路６を設ける。 - 特許庁

A plurality of conductive lines are formed in a zigzag manner on the front surface of the member 11 at a predetermined interval along with each other, and a series of the conductors 12 may be constituted, by connecting the terminating end of the conductor to the starting end of the adjacent conductor.例文帳に追加

複数本の導電線を所定の間隔を開けて互いに沿うように絶縁部材１１の表面に蛇行して形成し、導電線の終端部が隣接する導電線の始端部に接続して一連の導電体１２を構成しても良い。 - 特許庁

A surge protecting circuit 14 is formed by connecting respective video signal lines 4 and scanning signal lines 6 and a common wire 11 connected to an electrode forming large capacity with a pixel area 2 of a liquid crystal panel 1 through two thin film transistors connected in series in the opposite directions at the periphery of the pixel area 2.例文帳に追加

液晶表示パネル１の画素領域２の周囲において、各々の映像信号線４および走査信号線６と、画素領域２との間に大きな容量を形成する電極に接続した共通配線１１とを、互いに逆方向になるように直列に接続した２つの薄膜トランジスタを介して接続してサージ保護回路１４を構成。 - 特許庁

In a redundant row decoder 4 of a DRAM, plural N channel MOS transistors 31a, 32a receiving a pre-decoding signal X0 allotted to word lines WL corresponding to each gate are connected in series between one side of terminals of each fuse (e.g. 30a) and a line of a ground potential GND.例文帳に追加

ＤＲＡＭの冗長行デコーダ４において、各ヒューズ（たとえば３０ａ）の一方端子と接地電位ＧＮＤのラインとの間に、各々ゲートがともに対応のワード線ＷＬに割当てられたプリデコード信号Ｘ０を受ける複数のＮチャネルＭＯＳトランジスタ３１ａ，３２ａを直列接続する。 - 特許庁

The control device has a function of controlling the switch 4 for the supplying the to the equipment 7, by using an output obtained from both ends of one of the first capacitor 2 and the second capacitor 3 connected in series between lines of an AC power supply 1 in the equipment 7.例文帳に追加

機器７内の交流電源１ライン間に直列に接続した第１のコンデンサ２、第２のコンデンサ３の一つの両端から得られる出力により、機器７へ電力供給するスイッチ４を制御する機能を備える。 - 特許庁

A nonvolatile semiconductor memory device of one embodiment comprises: a memory cell array having a NAND cell unit, to which a plurality of memory cells are connected in series, and having the control gates of the plurality of memory cells connected to respective word lines; and a control circuit.例文帳に追加

一の実施の形態に係る不揮発性半導体記憶装置は、複数のメモリセルが直列接続されたＮＡＮＤセルユニットを有し、複数のメモリセルの制御ゲートがそれぞれワード線に接続されたメモリセルアレイと、制御回路とを備える。 - 特許庁

To provide a laminate structure, an integrated structure and a manufacturing method of them, of a CIS-based thin film solar cell, with and by which a high-resistance buffer layer of the CIS-based thin film solar battery can be efficiently manufactured with a high production efficiency through a series of manufacturing lines and waste liquid need not be treated.例文帳に追加

本発明は、ＣＩＳ系薄膜太陽電池の高抵抗バッファ層を、一連の製造ラインで効率的に生産可能で、廃液等の処理も不要な、生産効率の高いＣＩＳ系薄膜太陽電池の積層構造、集積構造及びその製造方法を得ることを課題とする。 - 特許庁

Unnecessary signals having frequencies lower than a frequency band of a fundamental wave are eliminated by a low-frequency eliminating circuit 7 which is connected between a power supply line 5 and a power supply terminal 6 of a high-frequency power amplifier and consists of a plurality of bypass capacitors 71 and inductors (or microwave transmission lines) 72 connected in series to the individual bypass capacitors, respectively.例文帳に追加

高周波電力増幅器の電源供給線路５と電源端子６間に接続する、複数のバイパスコンデンサ７１にインダクタ（又はマイクロ波伝送線路）７２を直列接続した低周波除去回路７により、基本波より低い周波数の不要な信号を除去する。 - 特許庁

At least one out of the lines between an AC power input terminal IN and an output terminal OUT to high voltage equipment is set to parallel branch lines (a) and (b), and an externally mounted device is composed by connecting the series connection body between diodes da and db and P-N junction elements ta and tb to both branch circuits, thus facilitating the utilization by a general user.例文帳に追加

交流電力入力端子ＩＮと電磁機器への出力端子ＯＵＴとの間のラインの少なくとも１本のラインを、並列分岐ラインａ、ｂとし、両分岐回路にダイオードｄａ、ｄｂとＰＮ接合素子ｔａ、ｔｂとの直列接続体を接続してなる外付け装置を構成して、一般ユーザー段階での利用を容易化した。 - 特許庁

To efficiently charge each lithium ion secondary battery while avoiding overcharge in the charge/discharge circuit of the lithium ion secondary battery having a plurality of battery circuit lines connected in parallel, in which a plurality of lithium ion secondary batteries connected in series.例文帳に追加

互いに並列に接続された複数の電池回路列を備え、これらの各電池回路列が、それぞれ互いに直列に接続された複数のリチウムイオン二次電池を含むリチウムイオン二次電池の充放電回路において、各リチウムイオン二次電池を、過充電をさけながら効率よく充電する。 - 特許庁

To reduce the number (n) of transistors being connected in series and each deciding a resistance value in a current path and the number (m) of bank selecting lines per bit contact by changing constitution of a memory cell array in a NOR type cell for mask ROM.例文帳に追加

マスクROM用NOR型セルにおいて、メモリセルアレイの構成を変更することによって、それぞれ前記電流経路中の抵抗値を決める直列接続のトランジスターの数(n)とビットコンタクト当たりのバンク選択線の本数(m)を削減する。 - 特許庁

A diode D1, a resistance R2, and a coil L1 as an inductance element are connected in series as a current supply circuit between power lines on the input side of the slow start circuit, and one end on the resistance R2 side of the coil L1 is connected to the gate of the TR Q2.例文帳に追加

スロースタート回路の入力側の電力ライン間に電流供給回路としてのダイオードＤ１と抵抗Ｒ２とインダクタンス素子としてのコイルＬ１を直列に接続し、コイルＬ１の抵抗Ｒ２側の一端をトランジスタＱ２のゲートに接続する。 - 特許庁

The data processor transfers and holds data input from an input terminal sequentially via each of the data memory cells using a data memory portion to which the plurality of the data memory cells are connected in series, and simultaneously outputs data held in the data memory cells via a plurality of data lines.例文帳に追加

複数のデータ記憶セルが直列接続されてなるデータ記憶部を用いて、入力端子から順次入力されたデータを各データ記憶セルを介して転送しながら保持し、複数のデータ記憶セルに保持されているデータを複数のデータ線を介して同時に出力する。 - 特許庁

A solar cell 15 consists of split cells A, B, C, and D quadrisected by parting lines 15DA, 15AB, 15BC, and 15CD on the domain of a power-generating plane formed on a sheet of substrate and acquires electromotive force required for loading by making those split cells in-series.例文帳に追加

ソーラーセル１５は、１枚の基板上に形成された発電面の領域を分割線１５ＤＡ、１５ＡＢ、１５ＢＣ、１５ＣＤにより４等分した分割セルＡ、Ｂ、Ｃ、Ｄを有しており、これらの分割セルを直列にして負荷に必要な起電力を得ている。 - 特許庁

Then, a pair of emergency switch elements 51, 52 and a protection circuit 56 are connected in parallel at the midway part of power supplying lines 42V, 42W of the motor driving circuit 43 and the protection circuit 56 is constituted in such a way that a capacitor 54 and a fuse 55 are connected in series.例文帳に追加

そして、モータ駆動回路４３の給電ライン４２Ｖ，４２Ｗの途中には、１対の非常用スイッチ素子５１，５２と保護回路５６とが並列接続され、その保護回路５６は、コンデンサ５４とヒューズ５５との直列した構成になっている。 - 特許庁

To reduce running cost without need of exchanging an abraded part, to pay out a folded paper or a packing bag containing an article one by one at a high speed, and to maintain production capacity of a series of automatic lines by supplying correctly to the next process with no mistake.例文帳に追加

摩耗部品の交換を必要とせずランニングコストを下げ、高速に一枚ずつ折畳み紙又は物品入り包装袋などを繰出す事ができ、且つミスなく正確に次の行程に送給することで一連の自動ラインの生産能力を維持すること。 - 特許庁

A plurality of resistor groups parallel connecting thermistors 1 and 3 and fixed resistors 2 and 4 are series inserted to main lines 11A and 11B and these resistor groups are connected by a lumped-parameter network composed of capacitors 5A and 5B and a coil 6 configured to make the transmission phase of a frequency signal to be used into 90°.例文帳に追加

サーミスタ１，３と固定抵抗２，４を並列接続した複数の抵抗群を主線路１１Ａ，１１Ｂにシリーズに挿入し、この抵抗群の間を、使用周波数信号の透過位相が９０度となるように構成されたコンデンサ５Ａ，５Ｂ及びコイル６からなる集中定数網で接続する。 - 特許庁

A protective resistor Rh as a resistance element to be self-cut off when a surge voltage of a predetermined voltage or higher is applied to an output terminal Tout of the IC chip 10 (signal processing circuit) is connected (inserted) in series with signal output lines Wo1 and Wo2 of the signal processing circuit.例文帳に追加

この信号処理回路の信号出力線Ｗｏ１およびＷｏ２には、ＩＣチップ１０（信号処理回路）の出力端子Ｔｏｕｔに所定の電圧以上のサージ電圧が印加されることに基づいて自断線する抵抗素子である保護抵抗Ｒｈが直列に接続（挿入）されている。 - 特許庁

Fixed voltage is applied by a drive circuit 16 and a column selecting circuit 18 between one end and the other end of a current path formed by the plurality of cell transistors connected in series in the memory cell block in a period in which the plurality of word lines are selected sequentially by the word line selecting circuit 15.例文帳に追加

ワード線選択回路１５により複数のワード線が順次選択されている期間、メモリセルブロック内の複数個直列に接続されたセルトランジスタが形成する電流通路の一端と他端との間に、駆動回路１６及びカラム選択回路１８により一定電圧が印加される。 - 特許庁

A bridge circuit 110 of a motor drive circuit has three lines of arms comprising two switching elements 111a, b connected in series with each other, and two diodes 112a, b connected in parallel with the corresponding switching elements 111a, b.例文帳に追加

モータ駆動回路のブリッジ回路１１０は、互いに直列接続された二つのスイッチング素子１１１ａ，ｂ及び対応するスイッチング素子１１１ａ，ｂに並列接続された二つのダイオード１１２ａ，ｂからなるアームを三列有する。 - 特許庁

The image read-out device includes: CCD pairs 8a, each having two lines of photo diode series for reading out an original; a motor driving circuit 14 for sub-scanning the original; and adders 9a, each of which superimposes and synthesizes two outputs from the corresponding CCD pair 8a with a predetermined time lag.例文帳に追加

原稿を読取るフォトダイオード列を２列備えたＣＣＤ対８ａと、原稿を副走査するためのモータ駆動回路１４と、ＣＣＤ対８ａの２つの出力を所定の時間差で重畳して合成する加算器９ａとを備える画像読取装置。 - 特許庁

A battery voltage detection part 2 for measuring voltage of cells is provided in a module of three cells connected in series, and batteries 1a to 1c corresponding to the cells are connected to the battery voltage detection part 2 through cell voltage measuring lines 3a to 3d.例文帳に追加

３個のセルが直列に接続されたモジュール内には、各セルの電圧を測定する電池電圧検出部２が設けられ、各セルに対応する電池１ａ〜１ｃが当該電池電圧検出部２にセル電圧の計測線３ａ〜３ｄを介して接続されている。 - 特許庁

On a pair of pressure oil supplying lines 11a, 11b connected to a pair of hydraulic pumps 10a, an auxiliary hoisting direction control valve 42a and a main hoisting direction control valve 43a, and an auxiliary hoisting direction control valve 42b and a main hoisting direction control valve 43b are provided in series, respectively.例文帳に追加

１対の油圧ポンプ１０ａに接続した１対の圧油供給ライン１１ａと１１ｂ上に、補巻用方向制御弁４２ａ及び主巻用方向制御弁４３ａと、補巻用方向制御弁４２ｂ及び主巻用方向制御弁４３ｂをそれぞれ直列に設ける。 - 特許庁

A 1st capacitor 4 and a resistor 5 connected in series with the capacitor 4 are connected between phase lines of the high voltage distribution line 1 to transmit the high frequency communication signal to a low voltage distribution line 3 from the high voltage distribution line 1 by way of a distribution transformer 2.例文帳に追加

高圧配電線1の相間に第1コンデンサ4とこのコンデンサ4に直列に接続された抵抗5とを形成し、抵抗の両端を低圧配電線3に接続することで、高圧配電線1から配電トランス2をバイパスして低圧配電線3に高周波の通信信号を伝送する。 - 特許庁

In the semiconductor storage device having the multilayer wiring structure wherein series selecting lines (YS) extended in a Y direction and main wordlines (MWL) extended in an X direction are subjected to multilayer wiring, the semiconductor storage device having structure wherein a wiring layer of the YS is arranged lower than a wiring layer of the MWL can be obtained.例文帳に追加

Ｙ方向に延びる列選択線（ＹＳ）と、Ｘ方向に延びるメインワード線（ＭＷＬ）とを多層配線した多層配線構造を有する半導体記憶装置において、ＹＳの配線層をＭＷＬの配線層よりも下層に配置した構造を有する半導体記憶装置が得られる。 - 特許庁

HPFATT circuits 30, 32 and 35 comprised of capacitors disposed in series with signal lines, ladder resistors disposed in parallel and a plurality of changeover switches are provided inside PGA 10 and 11 each for sending reception signals down converted via mixers 5 and 6 to a baseband 14 after adjusting their gains.例文帳に追加

ミキサ５，６を介してダウンコンバートされた受信信号の利得を調整してベースバンド１３へ送るＰＧＡ１０，１１内に、信号ラインに直列に配置したキャパシタと並列に配置したラダー抵抗と複数の切換スイッチとで構成されるＨＰＦＡＴＴ回路３０，３２，３５を設ける。 - 特許庁

A harmonic processing circuit includes: a main line comprising a transmission line 2; a sub line in parallel connection to the main line comprising a circuit of a resistance 6 and transmission lines 5, 7 connected in series; and open stubs 3, 4 each having one end connected to a junction of the main line and the sub line.例文帳に追加

伝送線路２から構成されるメイン線路と、抵抗６と伝送線路５、７とが直列接続された回路から構成され、メイン線路と並列接続されたサブ線路と、一端がメイン線路とサブ線路との接続点に接続されたオープンスタブ３、４とを含んで構成される。 - 特許庁

To provide a method for manufacturing a CIS-based thin film solar cell with high production efficiency by which a high-resistance buffer layer of the CIS-based solar cell can be efficiently manufactured through a series of production lines and waste liquid need not be treated.例文帳に追加

本発明は、ＣＩＳ系薄膜太陽電池の高抵抗バッファ層を、一連の製造ラインで効率的に生産可能で、廃液等の処理も不要な、生産効率の高いＣＩＳ系薄膜太陽電池の製造方法を得ることを課題とする。 - 特許庁

In a circuit block 110 which is an object of power off, two series of power lines 141, 143 have their respective voltage detector circuits 130, 134 disposed near the power terminals 140, 142 and their respective voltage detector circuits 132, 136 at specified positions disposed far from the power terminals 140, 142.例文帳に追加

電源オフの対象となる回路ブロック１１０において、２系統の電源線１４１、１４３には、電源端子１４０、１４２の近傍に各々電圧検知回路１３０、１３４が配置され、前記電源端子１４０、１４２から遠く離れた所定位置に各々電圧検知回路１３２、１３６が配置される。 - 特許庁