「to the memory of」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

After the second write operation, the difference between the read reference current and the memory cell current for the memory cell can be expanded because threshold voltages for the memory cell is distributed to one side of the first or the second reference memory cell as a border.例文帳に追加

第２書き込み動作後、メモリセルの閾値電圧は、第１または第２リファレンスメモリセルを境界として一方側に分布するため、読み出しリファレンス電流とメモリセルのメモリセル電流との差を大きくできる。 - 特許庁

The first apparatus (the slave unit 22) includes a first memory 6 and a means (a memory control unit) for storing the software read out from the second memory 10 in the first memory 6 according to the connection of the first apparatus and the second apparatus.例文帳に追加

第一の装置（子機２２）は、第一のメモリ６と、第一の装置と第二の装置との接続に応じて、第二のメモリ１０から読みだされたソフトウェアを第一のメモリ６に格納する手段（記憶制御部）とを備える。 - 特許庁

After erasing the returned transmission data from the transmission data memory to solve the memory deficiency problem of the transmission data memory, the MFP receives the transmission data from the PC and stores it in the transmission data memory.例文帳に追加

そして、返却した送信データを送信データメモリから消去して、送信データメモリのメモリ不足を解消して、ＰＣから送信データを受信し、送信データメモリに記憶する。 - 特許庁

The memory controller discriminates whether address information inputted at the memory request is identical to address information of the memory and selectively accesses the nonvolatile memory according to the discriminated result.例文帳に追加

メモリコントローラはメモリ要求時入力されたアドレス情報がメモリのアドレス情報と一致するか否かを判別し、判別結果にしたがって不揮発性メモリを選択的にアクセスする。 - 特許庁

A plurality of embodiments provides the memory system operated to detect an error at a memory cell of the memory and to replace the failed memory cell.例文帳に追加

本発明の複数の実施形態は、メモリのメモリ・セルでのエラーを検出するように動作し、そして不良メモリ・セルを置き換えるように動作するメモリ・システムを提供する。 - 特許庁

On a system board provided with this memory module, a large number of bus lines are connected to the first memory module and the second memory module but the bus lines are connected to one pin of a memory controller.例文帳に追加

このメモリモジュールを含むシステムボードは多数のバスラインが第１メモリモジュールと第２メモリモジュールに連結されるが、バスラインはメモリコントローラの１つのピンに連結される。 - 特許庁

A flash memory mounting apparatus 1 selects an area of the first memory 21 which stores the flash memory writing program corresponding to a model of a processor 11 when connected to the flash memory writing device 2.例文帳に追加

フラッシュメモリ搭載装置１は、フラッシュメモリ書き込み装置２と接続されることにより、プロセッサ１１の機種に合ったフラッシュメモリ書き込みプログラムを格納した第１のメモリ２１の領域を選択する。 - 特許庁

When the memory circuit is not in operation , the arbitration circuit allows memory access to the memory circuit in response to the first or second timing signal of the first or second port, and, when the memory circuit is in operation, the arbitration circuit enables memory access to the memory circuit corresponding to the first or second timing signal in response to the memory operation end signal.例文帳に追加

上記調停回路は、上記メモリ回路が非動作状態のときは上記第１又は第２ポートの上記第１又は第２タイミング信号に対応して上記メモリ回路のメモリアクセスを可能とし、上記メモリ回路が動作状態のときには上記メモリ終了信号を待って上記第１又は第２タイミング信号に対応した上記メモリ回路のメモリアクセスを可能とする。 - 特許庁

Therefor, the output circuit transfers the data from each primary memory to the secondary memory in consideration of the amount of the data stored in each primary memory and the secondary memory, so that the overflow of each memory can be prevented, and the discard of the data can be prevented.例文帳に追加

そのため、出力回路は、各１次メモリおよび２次メモリに記憶されたデータの量を考慮して、各一次メモリから２次メモリへデータの転送を行うので、各メモリのオーバーフローを防止し、データの破棄を防止することができる。 - 特許庁

The method further comprises the steps of storing the imaging pattern suitably adhering the ACF4 to the board 2A in the second memory 74, and storing the difference between the imaging pattern of the memory 74 and the imaging pattern of the memory 73 as a reference pattern in a third memory 75 (second memory).例文帳に追加

次に、基板２ＡにＡＣＦ４が適正に貼付された撮像パターンを第２メモリ７４に記憶し、この第２メモリ７４の撮像パターンと、先の第１メモリ７３の撮像パターンとの差を基準パターンとして第３メモリ７５（第２のメモリ）に記憶する。 - 特許庁

Memory is not divided among channels but the channels are interconnected with data buses to eliminate constraints by memory capacity, and the structure of the data buses down to memory is layered to eliminate physical dependence on memory.例文帳に追加

チャンネル毎にメモリを分けるのではなく、チャンネル間をデータバスにて接続してメモリ容量の制約を無くし、メモリまでのデータバスの構成を階層化することで、物理的なメモリへの依存を無くした。 - 特許庁

To provide a memory control device which can shorten the read time of data from a memory by storing data in the memory so as to accelerate an access to the memory.例文帳に追加

メモリに対するアクセスを高速化するようにデータをメモリに記憶して、メモリからのデータの読出し時間を短縮させるメモリ制御装置を提供する。 - 特許庁

The memory control section 34a detects the memory 31-1a being different from stored information from combination of memories 31-1a, 32a and memories 31-1a, 33a in which information is not made to coincide, and writes intrinsic information of the device stored in the memory 32a or 33a in the memory 31-1a.例文帳に追加

メモリ管理部34a は、情報が一致しなかったメモリ31-1a,32a 及びメモリ31-1a,33a の組合わせから、記憶されている情報の異なるメモリ31-1a を検出し、このメモリ31-1a に対してメモリ32a 又は33a に記憶されている装置固有情報を書込む。 - 特許庁

To provide a memory controller and a flash memory system equipped with the memory controller and a method for controlling the flash memory for avoiding the concentration of the writing of data in the specific region of a flash memory, and for adjusting a storage capacity to be assigned to each logical zone as necessary.例文帳に追加

データの書き込みがフラッシュメモリの特定の領域に集中することを回避すると共に、各論理ゾーンに割り当てる記憶容量を適宜調整することができるメモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法を提供する。 - 特許庁

The memory device and method for operating the same are provided, and this method includes applying the negative voltage bias to the memory device during the programming operation of the memory device and applying a positive voltage bias to the memory device during the erasing operation of the memory device.例文帳に追加

メモリ素子にメモリ動作を行うための方法についてのものであって、メモリ素子のプログラム時には、メモリ素子に負電圧バイアスを印加し、メモリ素子の消去時には、メモリ素子に正電圧バイアスを印加できるメモリ素子の動作方法である。 - 特許庁

The count value is written in a memory (PU memory) at the side of the PU except a case during a printing processing and a power source is not supplied to the PU memory during the printing processing so that the correct count value is normally stored in the PU memory.例文帳に追加

そして、印刷処理中以外の時に、プリントユニット(PU)側のメモリ(PUメモリ)にカウント値が書き込まれ、印刷処理中は、PUメモリには電源が供給されないので、PUメモリには、常に正しいカウント値が記憶される。 - 特許庁

The CPU 1, the flash memory A2, and the flash memory B3 are connected to each other by 8-bit bus width respectively and, for example, the flash memory B3 is rewritten by the execution of the rewriting program B21 in the flash memory A2.例文帳に追加

ＣＰＵ１とフラッシュメモリＡ２とフラッシュメモリＢ３は、８ビットバス幅でそれぞれ接続されており、例えばフラッシュメモリＡ２内の書き換えプログラムＢ２１の実行により、フラッシュメモリＢ３の書き換えを実行する。 - 特許庁

On the other hand, when an extension device priority mode for assigning the I/O device to the memory address space of the CPU 111 by giving the I/O device priority over the main memory 116 is specified, the system BIOS assigns the main memory 116 to the standard memory address space 201 so that usable memory size is restricted to memory size of the standard memory address space 201.例文帳に追加

一方、ＣＰＵ１１１のメモリアドレス空間にＩ／Ｏデバイスを主メモリ１１６よりも優先して割り当てる拡張デバイス優先モードが指定された場合、システムＢＩＯＳは、使用可能なメモリサイズが標準メモリアドレス空間２０１のメモリサイズに制限されるように標準メモリアドレス空間２０１に主メモリ１１６を割り当てる。 - 特許庁

A memory module having a back-up function is provided with a memory connector connected with a system memory signal socket, a memory having the same capacities as or more capacities than the capacity of a system memory which is connected through each pin of the memory connector corresponding to a main system, and a switching device for selecting a backup memory chip or a system memory chip 1105.例文帳に追加

バックアップ機能を有するメモリモジュールは、システムメモリ信号ソケットと接続するメモリコネクタ１１０４、１１０１と、システムメモリと同容量或いはより大きい容量を有し、前記メモリコネクタ１１０４、１１０１の各ピンにより、メインシステムと対応して接続したメモリ１１０２と、バックアップメモリチップ１１０２或いはシステムメモリチップ１１０５を選択できる切り換え装置とを有する。 - 特許庁

To provide a semiconductor memory in which a defect ratio of memory parts can be suppressed low even if the defect ratio of individual memory cells are high and properties of individual memory cells are changed after shipping of products, and electronic equipment using the same.例文帳に追加

個々のメモリセルの不良率が高くても、また、個々のメモリセルの特性が製品出荷後に変動しても、メモリ部の不良率を低く抑えることができる半導体記憶装置およびそれを用いた電子機器を提供する。 - 特許庁

By transferring the data stored in the nonvolatile memory FLASH to the volatile memory SDRAM together with the error code without having to perform an error correction for the data stored in the nonvolatile memory FLASH, transfer time of the data from the nonvolatile memory FLASh to the volatile memory SDRAM is shortened.例文帳に追加

不揮発性メモリＦＬＡＳＨに記憶されたデータをエラー訂正することなく、エラー訂正コードとともに揮発性メモリＳＤＲＡＭに転送することで、不揮発性メモリＦＬＡＳＨから揮発性メモリＳＤＲＡＭへのデータの転送時間を短くできる。 - 特許庁

According to this, the access signal from a CPU 011 to the high-speed memory 020 is output out of the control LSI 0101 via the high-speed memory bus 017→the bus trace signal switching part 015→the low-speed memory bus 018, and the access state to the high-speed memory 020 can be thus observed on the low-speed memory side.例文帳に追加

これによりＣＰＵ(011)から高速メモリ(020)へのアクセス信号が、高速メモリバス(017)→バストレース信号切替部(015)→低速メモリバス(018)経由で制御ＬＳＩ(010)の外部へ出力され、高速メモリ(020)へのアクセス状態を低速メモリ側で観測することが可能となる。 - 特許庁

To provide a memory management method capable of lending and borrowing memory capacity between programs while preventing the shortage of memory capacity in a program in the side of lending the memory capacity.例文帳に追加

メモリ容量を貸与する側のプログラムにおいてメモリ容量不足が生じないようにしつつ、プログラム間でメモリ容量を貸し借りすることのできるメモリ管理手法を提供する。 - 特許庁

To provide a memory load control system capable of starting processing without waiting for the latency of memory access, reducing a memory load, and improving memory throughput and the performance of the entire system.例文帳に追加

メモリアクセスのレイテンシを待つことなく処理を開始可能とし、メモリの負荷の軽減とメモリのスループット向上とを図ることを可能とし、システム全体の性能を向上可能なメモリロード制御システムを提供する。 - 特許庁

To provide a facsimile apparatus capable of easily canceling a memory transmission reservation without operational hesitation when canceling the reservation of memory transmission in the case of reserving the memory transmission in a facsimile device with a memory transmission function.例文帳に追加

メモリ送信機能付きファクシミリ装置において、メモリ送信予約時に該メモリ送信の予約取り消しを行う場合に、操作にとまどわず容易にメモリ送信予約の取り消しを行うことができるファクシミリ装置を提供する。 - 特許庁

To reduce the dispersion of the distribution of threshold voltages of a memory cell.例文帳に追加

メモリセルのしきい値電圧分布のばらつきを小さくする。 - 特許庁

To facilitate setting of the number of copies, in registering of job memory, and the like.例文帳に追加

ジョブメモリの登録などにおいて、部数の設定を容易にする。 - 特許庁

A flash ROM 22 of the storage terminal includes: a memory device dedicated to a plurality of users to which different memory identifiers are assigned; and a shared memory device 221P storing a dedicated memory switching table T1 in which the plurality of memory identifiers and the respective different IP addresses are made to correspond to each other.例文帳に追加

記憶端末のフラッシュＲＯＭ２２は、それぞれ異なるメモリ識別子が割り当てられた複数のユーザ専用メモリデバイスと、複数のメモリ識別子とそれぞれ異なるＩＰアドレスとが対応付けられた専用メモリ切替テーブルＴ１を記憶する共有メモリデバイス２２１Ｐとを有する。 - 特許庁

To provide a semiconductor integrated circuit capable of initializing a memory without preparing an initialization exclusive circuit for initializing the memory, and also accessible to the memory from the outside, only after confidential data in the memory are perfectly erased.例文帳に追加

メモリを初期化するための初期化専用回路を設けることなくメモリを初期化することができ、メモリ中の機密データを完全に消去した後にのみ外部からメモリにアクセス可能な半導体集積回路を提供すること。 - 特許庁

When a memory shortage occurs on the printer side 30, a memory reserve command is outputted to a host 20 for reserving a memory area for the printer, waiting for a response for the completion of the memory reserve to be received (S30-S50).例文帳に追加

プリンタ３０側でメモリ不足が生じている場合には、ホスト２０にプリンタ用のメモリ領域を確保させるためのメモリ確保命令を出力し、メモリ確保完了の応答が返信されて来るのを待つ（Ｓ３０〜Ｓ５０）。 - 特許庁

To solve the problem that the release omission of a dynamically secured memory, that is, memory leak in a computer system compresses a memory usage amount valid in the computer system, and results in failure, and that it is very difficult to investigate the memory leak.例文帳に追加

コンピュータシステムにおいて動的確保したメモリの開放漏れ、つまりメモリリークはコンピュータシステムで有効なメモリ利用量を圧迫し不具合の元となるものであるが、そのメモリリークの究明は困難をきわめる。 - 特許庁

The magnetic resistance memory and its manufacturing method is constituted of the memory cell to store an information, a conductive wire to change a magnetization direction of the memory cell by generating a magnetic field, and at least one magnetic flux concentrating island to concentrate flux onto the memory cell located between the conductive line and the memory cell.例文帳に追加

情報を保存するメモリセルと、磁場を発生させて前記メモリセルの磁化方向を変化させる導電線と、導電線とメモリセルの間に位置してメモリセルに磁束を集中させる少なくとも１つの磁束集束アイランドとを備える磁気抵抗メモリおよびその製造方法。 - 特許庁

The writing method for a phase change memory comprises steps of: inputting a first writing pulse signal to the phase change memory to heat the phase change memory to a first temperature; and inputting a second writing pulse signal to the phase change memory to keep the phase change memory at a second temperature.例文帳に追加

相変化メモリの書き込み方法は、第一書き込みパルス信号を相変化メモリに入力して、相変化メモリを第一温度まで加熱する工程と、第二書き込みパルス信号を相変化メモリに入力し、相変化メモリを第二温度に維持する工程と、からなる。 - 特許庁

The data transfer control unit 30 controls transfer of the image data from the first memory 22 to the second memory 24, as well as controls transfer of image data, after image processing on the image data written in the second memory 24, from the second memory 24 to the first memory 22.例文帳に追加

データ転送制御部３０が、第１のメモリ２２から第２のメモリ２４への画像データの転送制御を行うと共に、第２のメモリ２４に書き込まれた画像データに対する画像処理後の画像データを、第２のメモリ２４から第１のメモリ２２に転送する制御を行う。 - 特許庁

The memory device is equipped with a reference circuit 1 in which a reference memory element 50 having the same property as that of a memory element 51 is used and a memory energizing circuit 2 which sets the read current of the memory element referring to the amount of a current which is made to flow in the reference circuit 1.例文帳に追加

メモリ素子５１と同じ特性の参照メモリ素子５０を用いた参照回路１と、この参照回路１に流れる電流量を参照してメモリ素子の読み出し電流を設定するメモリ通電回路２とを備えた。 - 特許庁

The memory means is replaced according to the number of pixels of the display element.例文帳に追加

メモリ手段４１は表示素子の画素数に応じて交換する。 - 特許庁

Copying of the contents of the nonvolatile memory 515 and periodic updating of the data in the nonvolatile memory 515 is executed between the nonvolatile memory 515 and a data memory 517 provided in the ASIC after a power supply is turned on so that the CPU 511 does not directly output the control output to the nonvolatile memory 515.例文帳に追加

ＡＳＩＣに設けたデータメモリ５１７との間で電源ＯＮ後の不揮発性メモリの内容のコピーおよび定期的な不揮発性メモリのデータ更新が実行され、ＣＰＵから不揮発性メモリに直接制御出力が行われることはない。 - 特許庁

To correctly transmit a signal waveform to a memory bus up to a minimum installing time from a maximum installing time of memory modules in a computer system having a plurality of memory slots for installing the memory modules.例文帳に追加

メモリモジュールを装着する複数のメモリスロットを備えたコンピュータシステムにおいて、メモリモジュールの最大装着時から最小装着時まで、メモリバスに信号波形が正しく伝送されるようにする。 - 特許庁

To reduce the degradation of performance due to the contention of main storage access with image memory access and to adjust memory access performance such as the main storage access and the image memory access in a system LSI and a data processing system having a memory access system of an integrated memory configuration.例文帳に追加

統合メモリ構成のメモリアクセス方式を持つシステムＬＳＩ及びデータ処理システムおいて、主記憶アクセスと画像メモリアクセスとの競合による性能低下を削減し、主記憶アクセス性能や画像メモリアクセス性能などのメモリアクセス性能の調整を行う。 - 特許庁

To provide a memory device in which data stored in a memory cell array are compared with test data stored in the memory device or inverted data of the test data to detect defect of the memory device and to provide a parallel bit test method of the memory device.例文帳に追加

メモリセルアレイに貯蔵されたデータをメモリ装置の内部に貯蔵されたテストデータまたはテストデータの反転データと比較してメモリ装置の不良を検出するメモリ装置及びこの装置の並列ビットテスト方法を提供する。 - 特許庁

To relate figures to memory points and register the figures without having to shift to an edit mode after the registration of the memory points in registration processing of memory points for registering any point in a map as a memory point and registering information on the registered memory point.例文帳に追加

地図上の任意の地点をメモリ地点として登録するとともに、その登録したメモリ地点に関する情報を登録するメモリ地点登録処理において、メモリ地点を登録した後に編集モードに移行することなく、そのメモリ地点に対応させて図形を登録する。 - 特許庁

As a semiconductor memory, a SRAM10 is provided with a memory cell array 11 made of a plurality of memory cells 21 and a timing control circuit 18 which conducts timing control to make access to the data in the memory cells.例文帳に追加

半導体記憶装置としてのＳＲＡＭ１０は、複数のメモリセル２１からなるメモリセルアレイ１１と、該メモリセルのデータにアクセスするためのタイミング制御を行うタイミング制御回路１８とを備える。 - 特許庁

A memory array 1 has a memory cell having double gate structure, plural word lines to which a control gate of the memory cell is connected, and plural bit lines to which a drain of the memory cell is connected.例文帳に追加

メモリアレイ１は、２重ゲート構造を有するメモリセルと、メモリセルのコントロールゲートが接続された複数のワード線と、メモリセルのドレインが接続された複数のビット線とを持つ。 - 特許庁

To provide a semiconductor memory and a method of manufacturing the semiconductor memory which reduces a write/erase operating voltage for stack type memory cells to obtain a highly integrated memory cell structure and the reduction of power consumption.例文帳に追加

スタック型メモリセルの書き込み／消去動作電圧を低減し、これによりメモリセルの高集積化や消費電力低減を実現することが可能な半導体記憶装置及び半導体記憶装置の製造方法を提供する。 - 特許庁

It is preferable that the built-in memory (2) includes a first built-in memory corresponding to data of first data bus width and a second built-in memory to be operated independently of the first built-in memory.例文帳に追加

ここで、その内蔵メモリ（２）は、第１データバス幅のデータに対応した第１内蔵メモリと、その第１内蔵メモリと独立に動作する第２内蔵メモリとを含むことが好ましい。 - 特許庁