「"etching processes"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The method further includes applying the assigned bias voltage to an electrostatic chuck before initiation of one of the at least one etching processes.例文帳に追加

方法は、更に、少なくとも一つのエッチングプロセスの一つの開始前に、割り当てバイアス電圧を静電チャックに印加するステップを含む。 - 特許庁

Through these dry etching processes, a vapor deposition surface of a negative electrode 107 corresponding to the layer 103 was exposed.例文帳に追加

これらのドライエッチング工程で、ｎ型半導体層１０３に対する負電極１０７の蒸着面が露出された。 - 特許庁

Then, the protective film 33 is removed after forming a copper film through lithography and etching processes.例文帳に追加

その後、リソグラフィ工程およびエッチング工程を経て銅膜を形成した後に保護膜３３を除去する。 - 特許庁

To provide a manufacturing method for an oscillator to be manufactured in photolithographic and dry etching processes with its natural frequency having less dispersion.例文帳に追加

フォトリソグラフィ及びドライエッチング行程により製造され、固有振動数のばらつきを低減できる振動子の製造方法を提供する。 - 特許庁

To provide a method of manufacturing a low resistance metal wiring, consisting of only wet-type film forming process with few etching processes.例文帳に追加

湿式成膜プロセスのみから成ってエッチングプロセスが少なく低抵抗な金属配線の製造方法を提供する。 - 特許庁

To provide a method for manufacturing a diffraction optical element permitting to improve an optical efficiency by reducing the number of dry etching processes, and lessening the occurrences of concave parts and pillars as far as possible even when registration accuracy among each dry etching processes does not satisfy a required level.例文帳に追加

ドライエッチング加工工程数を少なく、且つ、各ドライエッチング加工工程間での位置合わせ精度が要求されるレベルに満たない場合であっても、できるだけ凹部や柱の発生を少なくして、光効率を上げることができる回折光学素子の製造方法を提供する。 - 特許庁

A coating process is added between the first and the second etching processes, and thereby the side-etching can be prevented even when not performing a plurality of etching processes, and consequently the layer 21 having a desired shape can be formed in a small number of processes.例文帳に追加

第１エッチング処理工程および第２エッチング処理工程との間に、被覆処理工程を設けることによって、エッチング処理工程を複数回行わなくても、サイドエッチを防止することができ、所望の形状の被処理層２１を、少ない工程数で形成することができる。 - 特許庁

Next, a diffraction structure having an eight step stair structure is manufactured by repeating patterning and etching processes in the region A2 in the same way.例文帳に追加

続いて、領域Ａ２について同様にパターニング及びエッチングの工程を繰り返すことにより、８段の階段構造を有する回折構造を作製する。 - 特許庁

The via hole can be formed with a feature of a single mask, a protective layer, a bond pad, or other feature of the substrate which functions as a hard mask when a photomask is removed between the etching processes.例文帳に追加

ビアホールは、単一マスク、保護層、ボンドパッド、もしくは、エッチングプロセスの間にフォトマスクが除去される場合にハードマスクとして機能する、基板のその他のフィーチャで形成され得る。 - 特許庁

To provide an element structure of a semiconductor device for increasing an etching margin in various etching processes, and a method of manufacturing a semiconductor device having the element structure.例文帳に追加

様々なエッチング工程におけるエッチングマージンを増やすための半導体装置の素子構造及び該素子構造を有する半導体装置の作製方法を提供することを目的とする。 - 特許庁

To provide the contact formation method of a semiconductor device that two-stage self-aligned contact etching process of different conditions of etching processes is performed, to form a contact hole having stable characteristics.例文帳に追加

食刻工程の条件が異なる２つの段階の自己整合的なコンタクト食刻工程を行ない、安定的な特性を有するコンタクトホールを形成する半導体素子のコンタクト形成方法を提供する。 - 特許庁

To provide a semiconductor device provided with a fuse and a capacitor while minimizing photographic and etching processes provided with the fuse and a MIM capacitor and a manufacturing method of the same.例文帳に追加

ヒューズとＭＩＭキャパシタを備え、写真及びエッチング工程を最小化しながらヒューズとキャパシタを備える半導体素子及びその製造方法を提供すること。 - 特許庁

This patterning method includes at least three steps of etching processes, in which a fluorine-containing gas is used for etching at a first step, a chlorine-containing gas is used for etching at a second step, and a bromine-containing gas is used for etching at a third step.例文帳に追加

このパターニング法は、少なくとも３段階のエッチングプロセスを含み、第一の段階ではフッ素を含むガスが、第二の段階では塩素を含むガスが、第三の段階では臭素を含むガスがエッチングのために使用される。 - 特許庁

To provide a method of manufacturing a semiconductor device containing a base layer and an emitter layer, in which the number of times of photolithography and etching processes is small at the time of creating the base layer.例文帳に追加

ベース層を作成するときのフォトリソグラフィおよびエッチング工程の回数が少ない、ベース層とエミッタ層とを含む半導体装置の製造方法を提供することである。 - 特許庁

To overcome a problem that the periphery of an element region becomes concave by repetition of thermal oxidation and etching processes in an integrated circuit device which includes flash memories and corresponds to multiple supply voltages.例文帳に追加

フラッシュメモリを含み、多電源電圧に対応した集積回路装置において、素子領域周辺が熱酸化処理工程とエッチング工程を繰り返すことによりくぼんでしまう問題を解決する。 - 特許庁

The multiple layers and/or multiple processing steps can relate to manufacturing lines, grooves, vias, spacers, contacts, and gate structures to be manufactured by utilizing isotropic and/or anisotropic etching processes.例文帳に追加

前記多数の層及び/又は多数の処理工程は、等方性及び/又は異方性エッチング処理を用いて作製可能なライン、溝、ビア、スペーサ、コンタクト、及びゲート構造の作製に関連づけられて良い。 - 特許庁

The device 112 controls the depositing processes of the devices 101, 102, and the etching processes of the devices 104, 105 so that the film thickness of the semiconductor layer is the predetermined thickness.例文帳に追加

制御装置１１２は、半導体層の膜厚が所定の厚さになるように、堆積装置１０１、１０２による堆積処理、又はエッチング装置１０４、１０５によるエッチング処理を制御する。 - 特許庁

Related to a method for manufacturing a flash memory, a low-voltage transistor part constituting a peripheral circuit goes through many etching processes, so an isolation oxide film 101a in that region is eroded for degraded isolation characteristics.例文帳に追加

フラッシュメモリの製造方法では、周辺回路を構成する低電圧トランジスタ部がエッチング工程を多く経るため、その領域の分離酸化膜１０１ａが浸食され、分離特性が悪くなっていた。 - 特許庁

A gate line including a gate, a channel layer present right above the gate, a gate pad present at the end of the gate line, a pixel electrode, and a source pad are demarcated by a series of etching processes.例文帳に追加

フォトレジストパターンをマスクとして、一連のエッチング工程によりゲートを含むゲート線、ゲートの真上にあるチャネル層、ゲート線端部にあるゲートパッド、画素電極及びソースパッドを画定する。 - 特許庁

Then, in first and second etching processes, the first and second electrode layers 15, 17 are subjected to etching of division patterns 16, 18 along a division line L for dividing the laminate 10 into a plurality of electronic components.例文帳に追加

そして、第１及び第２のエッチング工程において、積層体１０を複数の電子部品に分割するための分割線Ｌに沿った分割パターン１６，１８のエッチングを第１の電極層１５と第２の電極層１７とに行う。 - 特許庁

To provide a plasma etching apparatus and a plasma processing method, for uniform etching processes from the central part in a wafer plane to edge part, by solving the problem of degradation in rate in a wafer edge part.例文帳に追加

ウェハエッジ部でのレートの低下を解消し、ウェハ面内の中心部からエッジ部にわたって均一なエッチング加工を可能にするプラズマエッチング装置及び、プラズマ処理方法を提供する。 - 特許庁

The first mask has a well defined thickness that is defined by deposition and which is not affected by the etching processes used to define the mask.例文帳に追加

第１のマスクは適切に画定された厚さを有し、この厚さは蒸着によって画定され、マスクを画定するのに使用されるエッチングプロセスの影響を受けない。 - 特許庁

To provide a method for forming a plurality of thin-film elements, in which the number of mask master making processes of the process as a whole and of the etching processes can be reduced.例文帳に追加

工程全体のマスクマスター作製及びエッチング工程の数を削減することができる複数の薄膜素子の形成方法を提供する。 - 特許庁

A thin metallic film is formed on the upper surface of an aluminum substrate 4 by vapor deposition, printing, etc., and a wiring pattern 3 is formed from the metallic film in photolithography and etching processes.例文帳に追加

回路基板上に有機膜を形成し、ＲＩＥでパターン形成する工程において、耐ＲＩＥ性に優れている金属をＲＩＥレジストとして使用して、有機膜上にリフトオフ法によりＲＩＥレジストパターン形成する。 - 特許庁

To provide an element isolation film forming method for a semiconductor device, in which two times of wet etching processes are applied to recover damages duet to a CMP process.例文帳に追加

２次に亘るウェットエッチング工程により、ＣＭＰ工程により発生する損傷を回復される半導体素子の素子分離膜形成方法を提供する。 - 特許庁

To provide a method of fabricating a semiconductor device that allows preventing occurrence of steps on an interlayer dielectric film due to the pattern difference in the underlying structure, by forming the interlayer dielectric film through many-time simultaneous vapor deposition and etching processes.例文帳に追加

多数回の同時蒸着及びエッチング工程によって層間絶縁膜を形成することにより、下部構造物のパターン差による層間絶縁膜の段差発生を防止することが可能な半導体素子の製造方法を提供する。 - 特許庁

In order to correct an error in a profile parameter, the above-mentioned procedure is supplied to a track/stepper and an etcher to control lithography and etching processes.例文帳に追加

プロフィール・パラメータのエラーを補正するために上述した手法をトラック／ステッパおよびエッチャに供給してリソグラフィおよびエッチングのプロセスを制御することができる。 - 特許庁

Two-stage self-aligned contact etching process of different conditions for etching processes is performed, and a contact hole bottom is etched completely, by making the loss of the upper section of the insulating membrane spacer minimized.例文帳に追加

本発明は食刻工程の条件が異なる２つの段階の自己整合的なコンタクト食刻工程を行ない、絶縁膜スペーサ上部の損失を最少化させてコンタクトホール底部を完全に食刻した。 - 特許庁

In these etching processes, the concentration of the additive in the next stage is set equal to 1.2-1.4 times that in a prestage and increment in current density is set in a range of 5-20 mA/cm^2 for the prestage.例文帳に追加

これらのエッチング工程においては、前段に対する次段の添加剤濃度を１．２〜１．４倍、電流密度の前段に対する増大分を５〜２０ｍＡ／ｃｍ^２の範囲に設定する。 - 特許庁

To provide a method for completely removing a color photoresist by using first and second plasma etching processes.例文帳に追加

本発明はカラー・フォトレジストを第１次、第２チァプルラズマエシング及び湿式クリーニングを利用して完全にとり除くカラー・フォトレジストの除去方法に関するのである。 - 特許庁

To provide a semiconductor device, which has a small number of patterns on intermediate wiring layers and can be manufactured through small numbers of lithographic processes and etching processes, and a method of manufacturing the device.例文帳に追加

中間配線層のパターン数、リソグラフィ工程数及びエッチング工程数が少ない半導体装置及びその製造方法を提供する。 - 特許庁

The method includes steps of providing a semiconductor substrate on which a gate electrode pattern is formed, implementing many-time simultaneous vapor deposition and etching processes to form an interlayer dielectric film made up of multilayer HDP oxidized films so as to embed the gate electrode pattern.例文帳に追加

ゲート電極パターンが形成された半導体基板を提供する段階と、多数回の同時蒸着及びエッチング工程を行い、前記ゲート電極パターンが埋め込まれるように多層のＨＤＰ酸化膜からなる層間絶縁膜を形成する段階とを含む。 - 特許庁

To provide a flexible base material having superior peeling strength, without using a metal vapor-deposited film with nickel and chromium possibly causing a migration as main components also without requiring two-time etching processes, and to provide a manufacturing method for the base material.例文帳に追加

マイグレーションの原因ともなり得るニッケルおよびクロムを主成分とする金属蒸着膜を用いることなく、また、２度のエッチング工程も必要となることなく、優れた剥離強度を有するフレキシブル基材及びその製造方法を提供する。 - 特許庁

To prevent resist breakdown to obtain anisotropic patterns, without fail on etching-target films and to control the sizes of the patterns, in etching processes in which resist patterns formed of resist material for exposing to an ArF excimer laser are used.例文帳に追加

ＡｒＦエキシマレーザ感光用のレジスト材からなるレジストパターンを用いるエッチング工程において、レジスト倒れを防止して被エッチング膜に異方性形状を確実に得ると共に、パターン寸法を制御できるようにする。 - 特許庁

The method relates to wafer processing utilizing multilayer processing procedure including one or more measuring processes, one or more poly-etching (P-E) processes and one or more metal gate etching processes, and the multilayer/multi-input/multi-output (MLMIMO) model and library.例文帳に追加

本発明は、1つ以上の測定処理、1つ以上のポリエッチング(P-E)処理及び1つ以上の金属ゲートエッチング処理を有する多層処理手順並びに多層/多入力/多出力(MLMIMO)モデル及びライブラリを用いてウエハを処理する方法を供する。 - 特許庁

To decrease the number of etching processes and to avoid the occurrence of etching damage when a suitable threshold voltage is actualized by adjusting an effective work function of a complementary transistor employing a high dielectric constant film with respect to a semiconductor device and a method of manufacturing the same.例文帳に追加

半導体装置及びその製造方法に関し、高誘電率膜を用いた相補型トランジスタの実効仕事関数を調整して適切なしきい値電圧を実現する際に、エッチング工程数を低減するとともに、エッチングダメージの発生を回避する。 - 特許庁

To provide a composition of etching liquid for conductor film assuring higher stability in processes and excellent economic processes for enabling effective etching of a conductor film without generation of residues after the etching process, suppressing generation of bubbles during the etching processes, and ensuring excellent solubility of indium oxalic acid.例文帳に追加

導電膜を効率よくエッチングすることが可能で、しかも、エッチング後に残渣を生じることがなく、かつ、エッチング時の発泡を抑制することが可能で、さらには、シュウ酸インジウムの溶解性が高く、操業安定性、経済性にも優れた導電膜用エッチング液組成物を提供する。 - 特許庁

To provide a print mask manufacturing method capable of suppressing significant disruption in a print pattern due to low removal performance of a print material from a through hole while avoiding the disruption in the shape of a through hole due to irradiation of laser for half-etching processes.例文帳に追加

ハーフエッチング加工用のレーザーを照射してしまうことによる貫通孔の形状の乱れを回避しつつ、貫通孔からの印刷材抜け性の悪さによる印刷パターンの著しい乱れを抑えることが可能な印刷マスク製造方法を提供する。 - 特許庁

In this manufacturing method, regions A1, A2, A3 of a diffraction optics 1 are divided successively into a circular and two annular regions in this order in the radial direction, and an eight step stair structure is manufactured in the region A1 by repeating patterning and etching processes.例文帳に追加

回折光学素子１を領域Ａ１、Ａ２、Ａ３はそれぞれ半径方向に円形及び円環形領域に３分割し、領域Ａ１においてパターニング及びエッチングの工程を繰り返すことにより領域Ａ１に８段の階段構造を製作する。 - 特許庁

A first contact 45a which reaches an SOI layer 13 below an isolation insulation film 14 and a first contact 42a which reaches the top face of the active region 21 are formed by separate etching processes which each use a mask of a different pattern.例文帳に追加

分離絶縁膜１４の下のＳＯＩ層１３にまで達する第１のコンタクト４５ａと、活性領域２１の上面まで達する第１のコンタクト４２ａとを、それぞれ異なるパターンのマスクを用いた別々のエッチング工程により形成する。 - 特許庁

For the method of manufacturing the semiconductor element, more specifically, a technique is disclosed in which a reflection preventing film containing silicon is formed, and then, coating of a hard mask layer and an etching processes are executed only once by performing an O_2 plasma process to simplify processes, thereby reducing time and cost.例文帳に追加

本発明は半導体素子の製造方法に関し、より詳しくはシリコンが含まれた反射防止膜を形成した後、Ｏ_２プラズマ工程を行なうことによりハードマスク層のコーティング及び食刻工程は１回のみ行なうようにして工程を単純化させ、時間及び費用を低減させる技術を示す。 - 特許庁