「パルス同期」に関連した英語例文の一覧と使い方(21ページ目) - Weblio英語例文検索

同期回路や能動的時間ゲートを使用しない比較的単純な構成により、ＳＮＲを向上できる小型で安定性が高い多光子イメージング装置用パルス光源装置を提供する。例文帳に追加

To provide a pulsed light source apparatus of lightweight and high stability for a multi-photon imaging equipment, which can improve an SNR by a comparatively simple configuration without using a synchronous circuit and an active time gate. - 特許庁

ｆ１，ｆ２の切換えを同期した時点で行う等により、投光素子１のデューティ比を１／５０以下にし、波高値の大きいパルス光の照射を可能にする。例文帳に追加

The switching between f1 and f2 is performed at a synchronous time, thereby the duty ratio of the light-projecting element 1 is set below 1/50 radiate a pulse beam with a high crest value. - 特許庁

通電期間は、３つの区間Ｉ〜IIIに区分されており、ストローブ信号ＳＴの３つのパルスＰ_I〜Ｐ_IIIに同期して、データＯ_I〜Ｏ_IIIが夫々印字ヘッド部に出力される。例文帳に追加

A conduction interval is divided into three sections I-III and data OI-OIII are outputted to respective print head sections in synchronism with three pulses PI-PIII of a strobe signal ST. - 特許庁

溶接部を撮影するカメラ４と、短パルスレーザ光源２の照射タイミングをカメラ４の高速度シャッタ５の開閉に同期させるタイミング装置６を設ける。例文帳に追加

A camera 4 to pick up an image of the weld zone and a timing device 6 to synchronize the irradiation timing of the short pulse laser beam source 2 with the opening/closing operation of a high-speed shutter 5 are provided. - 特許庁

時間軸誤差検出装置において、水平同期信号のパルスの後縁を用いて時間軸誤差を検出する場合に、誤った誤差情報を出力しないスレッショルド演算装置を提供することを目的とする。例文帳に追加

To provide a threshold arithmetic unit for outputting no erroneous error information when a time base error detector detects a time base error by using the trailing edge of a horizontal synchronizing signal pulse. - 特許庁

外部から入力される連続光を光パルスに変換する光パルス変調手段と、光路上に、光路の伝搬光に所定の周波数シフトを与える光周波数シフタと、光増幅器と、光スイッチと、光増幅器で発生する自然放出光雑音を除去する手段と、光遅延線とを配置した光リング共振器と、光パルス変調手段から出力された光パルスを前記光リング共振器に入力する光入力手段と、光パルス変調手段に対する変調信号と光スイッチに対する開閉信号を同期制御する同期制御手段と、光リング共振器を周回して周波数掃引された光パルス（波長パケット）を外部に取り出す光出力手段とを有する光周波数掃引装置を備え、光周波数掃引装置の光出力手段から出力された光パルス（波長パケット）を送信信号で変調する光変調手段を備える。例文帳に追加

The generator has the optical modulating means for modulating the light pulses (wavelength packet) outputted from the light output means of the optical frequency sweeper by a transmission signal. - 特許庁

本発明では、基準信号に同期した中間信号を生成するためのＰＬＬ回路と、前記基準信号と前記中間信号との論理和演算を行うことによって前記基準信号の後縁に同期した前縁を有するタイミング信号を生成するためのＡＮＤ回路と、前記タイミング信号に基づいてクランプパルスを形成するためのクランプパルス形成回路とでクランプパルス生成回路を構成した。例文帳に追加

The clamp pulse generating circuit is configured with a PLL circuit for generating an intermediate signal synchronously with a reference signal, an AND circuit for generating a timing signal with a leading edge synchronously with a trailing edge of the reference signal by carrying out logical product arithmetic operation between the reference signal and the intermediate signal, and a clamp pulse forming circuit to form a clamp pulse on the basis of the timing signal. - 特許庁

クランプ回路３０では、スライスレベルＶｔｈがペデスタル電圧Ｖｐと水平同期信号８０の最低電圧Ｖｓとの間にくるように複合映像信号をクランプし、フライバックパルス加算回路６０が、反転フライバックパルスＦＢＰＢをクランプされた複合映像信号ＴＶ１に加算することで、クランプされた複合映像信号ＴＶ１のＤＣレベルを反転フライバックパルスＦＢＰＢの分だけ上げ、その後、スライス回路４０で同期信号を検出する。例文帳に追加

A clamp circuit 30 clamps the composite video signal so that a slice level Vth comes between a pedestal voltage Vp and a minimum voltage Vs of a horizontal synchronization signal 80, a flyback pulse summing circuit 60 adds the clamped composite video signal TV 1 to an inverted flyback pulse FBPB to increase the DC level of the clamped composite video signal TV 1 by the inverted flyback pulse FBPB and a slice circuit 40 detects the synchronization signals after that. - 特許庁

フリップフロップの動作を同期させるためのパルスを生成するためのパルス生成部、データ、スキャン入力及びスキャンイネーブル信号を入力され、スキャンイネーブル信号に応答して、データ及びスキャン入力のうち、何れか一つを選択して出力するマルチプレクサと、マルチプレクサ部から出力されるデータまたはスキャン入力をパルス信号に同期して、外部に伝達するラッチ部とを備えるフリップフロップである。例文帳に追加

The flip-flop comprises: a pulse generation part for generating a pulse for synchronizing the operation of the flip-flop; a multiplexer to which data, scan input and a scan enable signal is input and which selects and outputs the data or scan input in response to the scan enable signal; and a latch part for synchronizing the data or scan input output from the multiplexer part with a pulse signal and transmitting it to outside. - 特許庁

クロック切換回路の出力信号のパルス幅を一定に保ち、クロック信号を任意のタイミングで切り換えるとともにこのクロック切換信号ＳＥＬの切換タイミングとクロック切換回路の出力信号である同期クロック信号ＰＣＫとを同期させることができる実用的な切換回路を提供すること。例文帳に追加

To provide a practical clock changeover circuit that keeps the output signal pulse width constant, switches a clock signal in an optional timing, and can synchronize a switching timing of a clock switching signal SEL with a synchronizing clock signal being the output signal of the clock changeover circuit. - 特許庁

Ｘ線撮影システムの制御部は、回転陽極の回転周期Ｔに同期するようにフィラメントと回転陽極との間に高電圧を印加する高電圧発生回路をＯＮ／ＯＦＦ制御することにより、１回の曝射期間内に回転周期Ｔに同期したパルス状の高電圧信号Ｖｈを発生させる。例文帳に追加

A controller of the radiographic system controls ON/OFF of a high-voltage generating circuit which applies a high voltage between the filament and the rotating anode in synchronization with the rotation period T of the rotating anode to generate pulse-like high-voltage signals Vh synchronized with the rotation period T within one exposure period. - 特許庁

映像信号用遅延選択回路４６及び同期信号用遅延選択回路４７は、これら遅延制御信号３５ａ，に基づいて、フリップフロップ回路３６〜４０及びフリップフロップ回路４１〜４５のいずれかの出力を選択し、水平位置調整済みデジタル映像信号３２ａ及び水平位置調整済み水平同期パルス３２ｂとして出力する。例文帳に追加

A delay selection circuit 46 for a video signal and a delay selection circuit 47 for a synchronization signal select any one output of flip-flop circuits 36-40 and flip-flop circuits 41-45, respectively, based on the delay control signal 35a, and output the selected output as a horizontal position adjusted digital video signal 32a and a horizontal position adjusted horizontal synchronization pulse 32b, respectively. - 特許庁

一方、走査モード設定部１３は、心拍同期３次元走査モードにおける心拍同期を目的として当該被検体の心電波形から生成されたトリガパルスのトリガ間隔が所定の許容時間範囲にあるか否かを判定し、その判定結果に基づいて画像データの収集における走査モードの設定あるいは更新を行なう。例文帳に追加

Meanwhile, a scanning mode setting section 13 determines whether or not trigger intervals of the trigger pulses generated from the electrocardiographic waveforms of the subject for the purpose of the ECG-gating in the 3D ECG-gated scanning mode is within the predetermined allowable time range and sets or updates the scanning mode in collecting the image data based on the determination result. - 特許庁

パンチユニット６６を移動させる移動機構は、アーム１０４の両端部に配設された支持部材１１１と、この支持部材１１１に連結するスライドシャフト１１２およびボールねじ１１３と、同期ベルト１１４および同期プーリ１１５を介してボールねじ１１３を駆動するパルスモータ１１６とを備える。例文帳に追加

A moving mechanism to move the punch unit 66 is equipped with supporting members 111 disposed at either end of the arm 104, a slide shaft 112 and a ball screw 113 both linked to the supporting member 111, and a pulse motor 116 to drive the ball screw 113 via a synchronous belt 114 and a synchronous pulley 115. - 特許庁

本装置は、更に、基準周波数（Ｆ_1）に対して相関されている第一制御周波数（Ｆ_2）を有している第二タイミング信号（Ｔ_2）、及び第一タイミング信号（Ｔ_1）に関してプログラム可能な予め設定した遅延（Ｋ）及び第一周波数（Ｆ_1）を有している位相同期パルス（Ｔ_DEC）を発生する同期ステージを有している。例文帳に追加

The device further includes a synchronization stage generating a second timing signal (T2) having a first controlled frequency (F2) correlated to the reference frequency (F1), and phase synchronization pulses (TDEC) having a preset delay (K) programmable with respect to the first timing signal (T1) and the first frequency (F1). - 特許庁

プリセットカウンタ１３０はタイミングコントローラ１１０からの垂直同期信号ＶＳＹの入力後タイミングコントローラ１１０から順次発生する水平同期信号ＨＳＹに応じて上記プリセットカウント値をカウントダウンし零になったとき水平スタートパルス信号Ｈｓｔを表示装置Ｄに出力する。例文帳に追加

The counter 130 inputs a vertical synchronizing signal VSY from a timing controller 110, then counts down the preset counted value in response to a horizontal synchronizing signal HSY sequentially generated from the timing controller 110, and outputs a horizontal start pulse signal Hst to a display unit D when the preset counted value becomes '0'. - 特許庁

所定の遅延段数を有する遅延回路で、画像データの書き込み開始を主走査同期信号に同期させることによって、画像ぶれを低減させるとともに、動作環境によって変動する基本クロックごとの遅延段数に対して補正を施して、画像データの濃度に忠実な画像信号の出力を行うパルス幅変調信号生成装置及びそれを備えた画像形成装置を提供する。例文帳に追加

To provide a pulse width modulation signal generation device and an image forming device with the same, that reduce image mackles by synchronizing the start of image data writing with a main scan synchronization signal by a delay circuit having a prescribed number of delay stages and outputting an image signal faithful to the density of the image data by correcting the number of delay stages per basic clock varying in accordance with an operation environment. - 特許庁

多出力同期整流式スイッチング電源装置を構成する複数の同期整流式スイッチング電源装置の各制御手段は、のこぎり波発生器３７，３８からののこぎり波信号と出力電圧検出回路３１からの検出信号とに基づいて生成した制御パルス信号でメインスイッチ２をＰＷＭ制御する。例文帳に追加

Each of controlling means for a plurality of synchronous- rectification switching power supplies comprising a multiple-output and synchronous-rectification switching power supply subjects a main switch 2 to PWM control, by control pulse signals generated based on saw-tooth-wave signals from saw-tooth-wave generators 37 and 38 and detection signals from an output voltage detection circuit 31. - 特許庁

センサユニット１８においては、同様に、遅延回路２９が同期信号Ｓ___Sを遅延量設定部２７により設定された遅延量分遅延させて出力し、駆動パルス発生部２０が遅延回路２９により遅延された同期信号および基準クロックＣ_Rに基づき第２の蓄積期間信号Ｓ_2を発生する。例文帳に追加

The sensor unit 18 has a delay circuit 29 for outputting a synchronizing signal SS delayed by a delay quantity set by a delay quantity setting unit 27, and a drive pulse generator 20 generates a second storage period signal S2 based on the synchronizing signal delayed by the delay circuit 29 and the reference clock CR. - 特許庁

このパルス生成部１２Ａは、時刻情報と設定された時刻との間の時間差を内部クロック１６の周期の分解能で計時する同期型計時部３２の他、時刻情報と設定された時刻との間の時間差を内部クロック１６の周期未満の分解能で計時する非同期型計時部３４とを備えている。例文帳に追加

The pulse generation part 12A is equipped with a synchronous clocking part 32 for clocking the time difference between the time information and the set time with a resolution of a period of the internal clock 16, and an asynchronous clocking part 34 for clocking the time difference between the time information and the set time with a resolution below the period of the internal clock 16. - 特許庁

記録クロック生成回路７は、発振器を備え、ウォブル信号（ＷＢＬ）に同期させ光ディスク１に記録する記録データに所定の変調処理を施すための同期信号である記録用クロック信号（ＷＣＬＫ）を生成するための記録パルス生成クロック（ＳＣＬＫ）を発生するＰＬＬ回路を備えている。例文帳に追加

A recording clock generation circuit 7 is provided with a PLL circuit provided with an oscillator and generating a recording pulse generation clock (SCLK) for generating a recording clock signal (WCLK) that is a synchronization signal for performing a prescribed modulation processing to recording data to be recorded on an optical disk 1 in synchronization with a wobble signal (WBL). - 特許庁

フレーム同期パタン検出回路４１、受信側フレームカウンタ４２および状態遷移判定回路４３からなるフレーム同期検出回路に、装置内位相フレームカウンタ５１を設け、装置内ＦＰ５４を中心に“２δ＋α”［ｎｓｅｃ］のパルス幅の受信フレームイネーブル信号５２を生成させる。例文帳に追加

The frame synchronous detecting circuit composed of a frame synchronous pattern detecting circuit 41, a reception-side frame counter 42, and a state transition decision circuit 43 is provided with an in-device phase frame counter 51, and generates a receive frame enable signal 52 having a pulse width of '2δ+α' (nsec) around in-device FP 54. - 特許庁

本発明は、厳密に正確なＣＬＶ駆動指令パルス列を基準に、送り制御誤差及び、ターンテーブルの同期振れ・非同期振れの影響を同時に補償し、光ディスク原盤上に、高精度な等線速・等トラックピッチスパイラル状の高密度情報トラックを形成するための方法及び装置を提供することを目的とする。例文帳に追加

To provide a method and device, which concurrently compensate the influence of a feed control error, and the synchronous deflection and asynchronous deflection of a turn table and then form a high accurate constant linear speed and constant track pitch spiral-shape of high density information track on an optical original disk with reference to the strictly accurate CLV driving command pulse row. - 特許庁

画面で更新されるべき画像フレームからのフレーム及びライン同期信号は制御システムに結合され、また更新されつつある画像フレーム上に新たな画像フレームが記憶されない様にフレーム及びライン同期信号に含まれるパルスに基づき制御システムはタイミングをとられて新たな画像フレームをフレーム・バッファに入力する。例文帳に追加

A frame and line synchronization signal are coupled to the control system from an image frame to be updated to the screen, and the control system is timed based on pulses comprised by the frame and line synchronization signal to input a new image frame to the frame buffer such that the new image frame is not stored onto the image frame being updated. - 特許庁

シンボル信号変換回路１２は、シンボル信号に含まれるシンボルマッピングデータと、スーパーフレーム同期パルスに応じた同期ビットとを結合してデータブロックを出力するビット結合部２１と、このデータブロックをペイロード部にマッピングしたＭＰＥＧ２−ＴＳパケットを生成するＴＳパケット化処理部２４とを備える。例文帳に追加

A symbol signal conversion circuit 12 includes: a bit coupling part 21 for coupling symbol mapping data included in a symbol signal with a synchronous bit corresponding to a super frame synchronous pulse, so as to output a data block; and a TS packetization processing part 24 for generating an MPEG2-TS packet which is obtained by mapping the data block to a payload part. - 特許庁

電源制御手段であるメインＣＰＵ２１は、ＣＰＵ３１によって発生された同期信号である１ＰＰＳ（衛星１からの航法電波に基づいて１秒周期で発生されるパルス）の入力に同期して、バッテリ４０から供給される電力量を制御して情報処理手段２０を待機状態から通常動作状態に復帰させる。例文帳に追加

A main CPU 21 being a power supply control means controls electric energy supplied from the battery 40, and returns an information processing means 20 from a standby state to its normally operating state, synchronously with an input of a 1PPS signal (pulses generated by a period of one second on the basis of a navigation wave from a satellite 1) being a synchronizing signal generated by a CPU 31. - 特許庁

前記第１の信号は、被験者１の心拍に同期した光信号であり、モニタ手段４１は光信号を出力する発光素子４６を備え、演算手段４３は、発光素子４６と結合した受光素子４７を備え、受光素子４７は被験者１の心拍に同期したパルス信号を出力する。例文帳に追加

The first signal is an optical signal synchronized with the heartbeat of the subject 1, the monitor means 41 is provided with a light emitting element 46 outputting the optical signal, the arithmetic means 43 is provided with a light receiving element 47 connected to the light emitting element 46 and the light receiving element 47 outputs a pulse signal synchronized with the heart beat of the subject 1. - 特許庁

トリガ信号発生装置（撮像補助装置）４００の初回パルス検出回路４０４が、カメラ本体１００による撮像タイミングに合わせて発光するストロボ発光部１０１からの光に基づいた電気信号と、撮像対象となる観測波形に係る観測信号３０２又はこの観測信号に同期する外部同期信号３０４とを受信できるように構成されている。例文帳に追加

A first-time pulse detecting circuit 40 of a trigger signal generator (imaging auxiliary device) 400 is constituted to receive an electric signal based on light from a strobe light emitting part 101 for emitting light matched with imaging timing by a camera main body 100, and an observation signal 302 concerned in the observation waveform of an imaging object, or an external synchronization signal 304 synchronized with the observation signal. - 特許庁

非同期リセット入力端子１から入力される非同期リセット信号をフリップフロップ群に伝達するリセットネットに検出用フリップフロップ４を接続し、リセットネットに出力されるパルスに対し、この検出用フリップフロップ４がフリップフロップ群よりも敏感に反応してリセットされるように構成した。例文帳に追加

The electronic apparatus is configured such that a detection flip-flop 4 is connected to a reset net for delivering an asynchronous reset signal received from the asynchronous reset input terminal 1 to the flip-flop group and the detection flip-flop 4 sensitively reacts more than the flip-flop group on a pulse output to the reset net to be reset. - 特許庁

ＮチャネルＭＯＳＦＥＴ３及び４の共通接続点Ａと負荷６との間にＬＣフィルタ回路８が挿入される構成において、同期整流制御回路１３は、一定周期毎に一定時間だけ同期整流動作を停止して、その停止期間の間にＮチャネルＭＯＳＦＥＴ３により固定デューティでパルス駆動を行う。例文帳に追加

In a configuration having an LC filter circuit 8 inserted between a common connection point A of N channel MOSFETs 3, 4 and a load 6, a synchronous rectification control circuit 13 periodically stops a synchronous rectification operation for a constant time, and in the stop duration the N channel MOSFET 3 provides a fixed duty pulse drive. - 特許庁

A/D変換用クロック及びD/A変換用クロックを作成するPLL回路についてA/D変換するラインのみで水平同期信号とクロック信号を分周したパルスの比較を行う様にした為、A/D変換のタイミングが変動しなくなり、安定した映像データを取り込むことができる同期処理回路を提供すること。例文帳に追加

To provide a synchronous processing circuit capable of capturing stable video data because a horizontal synchronizing signal and a pulse for frequency-dividing a clock signal are compared only on a line for A/D conversion in a PLL circuit for generating an A/D conversion clock and a D/A conversion clock, resulting in that the timing of the A/D conversion is not in variations. - 特許庁

コントローラ１１０は、クロック信号に同期してオンし、回路電流がピーク値に達するまではオン状態を維持し、ピーク値に達するとオフし、その後、次の前記クロック信号に同期して再びオンするパルス信号を、入力電圧の極性が正のときには第１のスイッチＱ１に、負のときには第２のスイッチＱ２に出力する。例文帳に追加

The controller 110 outputs a pulse signal that turns on in synchronism with a clock signal, remains on until the circuit current reaches the peak value, turns off when it reaches the peak value and later turns on again in synchronism with the next clock signal, to the first switch Q1 when the polarity of the input voltage is positive and to the second switch Q2 when it is negative. - 特許庁

同期信号とＰＬＬ回路３の出力ＶＣＬＫとに同期したリセットパルス１で第１の分周回路８をリセットし、第１の画像処理クロックＰＣＬＫ１を生成する画像処理クロック生成手段１２を備えることで、基本的にシリアルデータから可変分周回路４の分周比Ｎを設定すれば、同一の基準クロックから様々な画像処理クロックＰＣＬＫ１を生成できる。例文帳に追加

Various image processing clocks PCLK1 can be generated from same reference clock by providing means 12 for resetting a first frequency division circuit 8 with a reset pulse 1 synchronized with a sync signal and the output VCLK from a PLL circuit 3 and generating a first image processing clock PCLK1 thereby setting the frequency division ratio N of a variable frequency division circuit 4 basically from a serial data. - 特許庁

同期分離回路より出力される同期パルスにより入力信号判別を行う民生用のハイビジョン信号入力機器において、ハイビジョン用のコンポーネント入力端子から５２５ｉ信号や５２５ｐ信号などのコンポーネント信号が入力された場合でも誤動作の起きないハイビジョン信号入力判別回路を提供することを目的とする。例文帳に追加

To obtain a High Vision signal input discrimination circuit that causes no malfunction even when component signals such as a 525i signal and a 525p signal are received to a High Vision component input terminal in a High Vision signal input device for consumer that discriminates an input signal on the basis of a synchronizing pulse outputted from a synchronizing separator circuit. - 特許庁

スレーブ装置では、ストローブ信号ＳＴＢのパルス幅を測定するとともに、そのパルス幅に応じたスレーブアドレスと自身のスレーブアドレスとが一致するか否かを検知し、一致する時に、シリアルデータ信号ＳＤＡＴＡおよび同期クロック信号ＳＣＫによって取り込んだ所定ビット数のデータを確定する。例文帳に追加

The slave device measures the pulse width of the strobe signal STB, detects whether the slave address according to the pulse width and its own slave address accord, and decides the data of a prescribed number of bits taken in by a serial data signal SDATA and a synchronous clock signal SCK when according. - 特許庁

スキャンヘッドの外枠（１２）は超音波変換器のアレイ及びこれと組み合わせられた回路を収容し、この回路には超音波パルスを送信する送信モードにおいて使用されるパルス同期回路、及び撮像されている対象領域から戻ってくる反射超音波信号を動的に収束させるために受信モードにおいて使用されるビーム形成回路が備えられる。例文帳に追加

The outer frame 12 of the scan head houses an array of ultrasonic transducers and a circuit associated therewith, and the circuit includes a pulse synchronizing circuit used in a transmission mode for transmitting ultrasonic pulses and a beam forming circuit used in a receiving mode for dynamically focusing reflected ultrasonic signals returning from the region of interest being imaged. - 特許庁

制御部からの制御データとセンサ部からの監視データの伝送において、子局の各々は、制御データの値に応じてタイミング信号の制御下で親局から制御データ信号として出力される一連のパルス状信号の所定のパルス幅を有するスタート信号の終了を起点とし、自局において前記タイミング信号に同期した擬似タイミング信号を生成する。例文帳に追加

In transmission of control data from a control part and monitoring data from a sensor part, each of the slave stations starts from the end of a start signal having predetermined pulse with of a series of pulse-like signals to be output as a control data signal from the master station under control of a timing signal according to the value of the control data, and generates a false timing signal synchronized with the timing signal in a self-station. - 特許庁

テレビジョン（ＴＶ）信号をＡＤ変換によりデジタル化し、水平同期信号の特定範囲におけるＴＶ信号の最大値と最小値の平均値をスライスレベルとして求め、このスライスレベルを用いて抽出した２値化データからＣＲＩパルスを検出するＣＲＩパルス検出部１０４を備える。例文帳に追加

A CRI pulse detector 104 is provided for detecting a CRI pulse from binary data extracted from digital signals AD-converted from television (TV) signals, using a slice level taken as a mean value of a maximum and minimum values of the TV signals obtained in a specified range of the horizontal synchronizing signal. - 特許庁

受信機は、タイミング出力部から感知器回線に共通の火災信号の送信タイミングおよびアドレス信号の送信タイミングを決定するタイミングパルス列を送信し、受信制御部でタイミングパルスに同期して発報した火災感知器から送信された共通の火災信号及びアドレス信号を受信して警報する。例文帳に追加

The receiver transmits from a timing output part a timing pulse sequence for determining transmission timing of a fire signal and transmission timing of an address signal common to the sensor line, and receives by a reception control part the common fire signal and address signal transmitted from the fire sensor issuing the alarm, synchronized with the timing pulse, so as to issue the alarm. - 特許庁

反転マークを作るための方法は、コンタクトレンズ型枠インサートの表面４４に陥入スポットのアレイをエッチングするためのレーザービームマスク３６，３８を介して１つ以上のレーザービームパルス３４を投射し、その後にそのレーザービームパルスに関して同期的にインサート及びマスクを走査することにより、型枠インサート４２上に反転マークを形成する。例文帳に追加

The method of forming the reversal mark is implemented by projecting ≥1 laser beam pulses 34 through laser beam masks 36 and 38 for etching the array of the recessed spots to a surface 44 of a contact lens form insert, then forming the reversal mark on the form insert 42, by scanning the insert and the mask synchronously with respect to the laser beam pulses. - 特許庁

パルス幅変調（ＰＷＭ）周期に同期して測定した負荷電流ｉ１と、ＰＷＭのパルス幅を用いて出力電力を算出することにより、電流センサ、ＡＤ変換器、ＣＰＵあるいは電流センサ、ローパスフィルタ等を電流制御装置に追加することなく、誘導性負荷５の出力電力の自己計測機能を持つ電流制御装置を安価に提供することができる。例文帳に追加

The output power is calculated using a load current i1 measured synchronizing with a pulse width modulator(PWM) period and the pulse width of PWM, so that a current controller having a self-measurement function of the output power of inductive load 5 can be cheaply provided without adding a current sensor, AD converter, a CPU, a low-pass filter, etc. - 特許庁

対象物体にパルス光を投射し、対象物体からの反射光を複数の光電変換素子からなる撮像エリアセンサで受光し、パルス光の投射に同期したタイミングで撮像エリアセンサの露光制御を行い、撮像エリアセンサの出力に基づいて光電変換素子毎に距離を測定する。例文帳に追加

Pulse light is projected on an object, reflection light from the object is received by a photographing area sensor consisting of a plurality of photoelectric transfer elements, light exposure control of the photographing area sensor is done with a timing with the projection of pulse light, and a distance is measured by each photoelectric transfer element based on an output of the photographing area sensor. - 特許庁

２値の受信データＤＡＴＡ_0を基準クロックＣＬＫ_refでサンプリングすることによって正規化し、これにより得られる受信用データＤＡＴＡの各エッジに同期して受信データＤＡＴＡ_0のビット伝送速度の逆数に等しい繰り返し周期Ａでパルスを生成し、このパルスを受信用データＤＡＴＡからビット抽出を行うための受信クロックＣＬＫとする。例文帳に追加

Binary received data DATA_0 are normalized by sampling them with a reference clock CLK_ref, and pulses are generated in repetition cycles A equal to the reciprocal of the bit transmission rate of the received data DATA_0 in synchronism with respective edges of data DATA for reception obtained by the normalization and are used as a reception clock CLK for extracting bits from the data DATA for reception. - 特許庁

直流ランプ電流にパルス電流を重畳することによりアークの安定化を図ると同時に所定セグメントに同期させてパルス電流を直流ランプ電流に重畳させ、これによりフリッカの抑圧と階調乱れの最小化との両立が可能な投射型システムの作動方法を提供することを目的とする。例文帳に追加

To provide an operating method for a projection type system that can suppress a flicker and minimize gradation disorder at the same time by superposing a pulse current on a DC lamp current in synchronism with a specified segment while stabilizing an arc by superposing the pulse current on the DC lamp current. - 特許庁

この構成によると、前記基準発振源がなくても複合同期信号の垂直ブランキング期間の等価パルスおよび切り込みパルスまたはノイズによる位相比較器の異常動作を回避することができ、電圧制御発振器の発振周波数が大きく変動することのないフェーズ・ロックド・ループが得られる。例文帳に追加

It is possible with this configuration to avoid abnormal operation of the phase comparator, caused by the equivalent pulse and serrated pulse or noise in a vertical blanking period of the composite synchronization signal, even without a reference oscillation source; and a phase locked loop will be ensured, where an oscillation frequency of the voltage controlled oscillator is prevented from varying by large amounts. - 特許庁