「ベリファイ」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

結露が発生している可能性がある期間に対してベリファイを行うので、データの信頼性が向上する。例文帳に追加

The reliability of data improves, since the verification is carried out in the period when the dew condensation may occur. - 特許庁

ドライブコントローラ３２０は、ホスト装置から供給されたコマンドに応じて、ベリファイすべき領域とモードを設定する。例文帳に追加

A drive controller 320 sets an area to be verified and a mode of verification according to a command which is supplied from a host device. - 特許庁

内部降圧電圧の降圧電圧値が調整された状態で、書き換えられたメモリセルの内容を読み出してベリファイする。例文帳に追加

In a state in which the drop voltage value of the internal drop voltage is adjusted, contents of the re-written memory cell are read and verified. - 特許庁

このような回路構成とし、書き込み／消去と読み出しを同時に行うことによって、高速なベリファイ書き込み／消去が可能となる。例文帳に追加

High speed verify-write-in/ erase is possible, by performing simultaneously write-in/erase and read-out with such constitution. - 特許庁

書き込みとベリファイの繰り返し回数を削減して、全体の書き込み時間を短縮できる不揮発性半導体記憶装置を提供する。例文帳に追加

To provide a nonvolatile semiconductor memory in which the number of times of repetition of write and verifying is reduced and whole write time can be reduced. - 特許庁

この比較により、両者が一致していないと判断すると、ＩＤタグは、ベリファイＮＧフラグを「１」にセットする。例文帳に追加

When it is judged by this comparison both the data are not matched, a verify NG flag is set to '1' by the ID tag. - 特許庁

これを受けて、メインデコーダ回路２０は、消去ベリファイがパスしたバンクにおけるワード線を全非選択状態とする。例文帳に追加

Receiving this, a main decoder circuit 20 makes a word line in the bank in which erasing-verify is passed a whole non-selection state. - 特許庁

オーバライトしたデータのベリファイ処理を実行し、その結果がＯＫであれば交替処理が不要化される。例文帳に追加

Verification of the overwritten data is performed, and if the result is OK, the need of replacement is eliminated. - 特許庁

無駄な書込みサイクルを無くし、書込み時間を短縮した不揮発性半導体記憶装置及びプログラムベリファイ方法を提供する。例文帳に追加

To provide a non-volatile semiconductor memory device with which useless write cycles is eliminated and the write time is shortened. - 特許庁

光ディスクに記録された情報信号のベリファイを行う光ディスクのデータ記録方法及び光ディスク記録装置を提供する。例文帳に追加

To provide a data recording method for an optical disk for verifying an information signal recorded on the optical disk, and an optical disk recording device. - 特許庁

これにより、情報の連続性を確保したうえで、記録した情報のモニタリング及び記録ベリファイを可能とすることができる。例文帳に追加

Thus, the monitoring of the recorded and the verification of recording are achieved while securing the continuity of the information. - 特許庁

電圧発生回路１１は、プログラム動作、ベリファイ動作、リード動作において、それぞれ所要の電圧を発生する。例文帳に追加

A voltage generation circuit 11 generates a required voltage in each of program, verification, and lead operations. - 特許庁

電圧生成部は、通常プログラム信号、ベリファイ信号およびソフトプログラム信号に応答して通常プログラム電圧、ベリファイ電圧および通常プログラム電圧より低いソフトプログラム電圧を制御ゲート電圧としてそれぞれ生成する。例文帳に追加

A voltage generating part generates a normal program voltage, a verify voltage, and a soft program voltage lower than the normal program voltage as control gate voltages in response to a normal program signal, a verify signal, and the soft program signal. - 特許庁

中間分布ＬＭのベリファイ動作時においては、ソース線ＣＥＬＳＲＣ、及びウエルＳＷには正の電圧Ｖｓｒｃ、Ｖｗｅｌｌを印加しつつ、選択メモリセルＭｎの制御ゲートには、ベリファイ電圧ＶＬＭに対応した電圧を印加する。例文帳に追加

In the verification operation of the intermediate distribution LM, a voltage corresponding to the verification voltage VLM is applied to the control gate of a selected memory cell Mn while positive voltages Vsrc and Vwell are applied to a source CELSRC and a well SW. - 特許庁

セルトランジスタに書込みを行う際に回路やプロセスのバラツキに起因してノイズにより所望のベリファイレベルより低い閾値で書込みが終わっても、次のプログラム動作及びベリファイ動作で適正な閾値に書込みを行う。例文帳に追加

To write data at appropriate threshold in the next program and verify-operation, even if writing is finished at a threshold level lower than a desired verify-level due to noise caused by variation of circuits and processes when data are written to a cell transistor. - 特許庁

そして電圧調節回路２００は、メモリセル１００のスレッショルド電圧状態を識別するための多数の読み取り電圧又はベリファイ電圧をメモリセル１００に提供し、一つのトリム情報に応答して読み取り電圧又はベリファイ電圧を所定の電圧ほどトリミングできる。例文帳に追加

By the voltage adjustment circuit 200, a plurality of read-out voltages or verify voltages for identifying the threshold voltage states of the memory cell 100 are provided to the memory cell 100, to enable the trimming of the read-out voltage or the verify voltage nearly to a predetermined voltage in response to one trimming information. - 特許庁

ベリファイ処理する場合は、ベリファイデータのアドレスを前半と後半に分け、第１制御板１２のＣＰＵ２０がＩＣカード５０から前半部分のアドレスデータを順次リードし、第２制御板３２に対してＵＡＲＴ１８およびシリアル回線６０を介して送信する。例文帳に追加

In the case of verify processing, the addresses of verify data are divided into first half and latter half, and a CPU 20 of a first control board 12 sequentially reads the address data of the first half from an IC card 50 and transmits than through a universal asynchronous receiver and transmitter(UART) 18 and a serial line 60 to a second control board 32. - 特許庁

これにより、ＭＯＳＦＥＴの基板バイアス効果を利用して見かけ上のメモリセルのしきい値電圧を上昇させることでセル電流を低減し、消去ベリファイ動作時のメモリセルのしきい値電圧の判定を、書き込みベリファイ動作時と同一の判定電流で行う。例文帳に追加

Thereby, a cell current is reduced by raising apparent threshold voltage of a memory cell utilizing substrate bias effect of a MOSFET, judgement of threshold voltage of a memory cell at the time of erasing verifying operation is performed by the same judging current as a current at the time of writing verifying operation. - 特許庁

データ転送制御部22は、ベリファイの対象のメモリセルからデータをバッファに読み出させ、所定数のラッチ回路群にわたって順次各ラッチ回路群中のラッチ回路が保持するデータの全てを対応する共通線に部分ベリファイデータとして読み出す。例文帳に追加

A data transfer control part 22 causes data to be read into the buffer from a memory cell subject to verification, and causes all stored data in latch circuits in each latch circuit group to be read into a corresponding common line as partial verification data, sequentially over a prescribed number of latch circuit groups. - 特許庁

その後、制御回路は、第１のブロックの第１のメモリセルに対してベリファイを実行し、ベリファイをパスした場合には、第１のブロックの第１のメモリセルに記憶されたデータ、および、第２のブロックの第２のメモリセルに記憶されたデータを読み出す。例文帳に追加

Then, the control circuit executes verification for the first memory cell of the first block and, if the verification is passed, reads data stored in the first memory cell of the first block and data stored in the second memory cell of the second block. - 特許庁

全ビット書き込み終了判定動作を３回省略する場合、３回目の書き込みまでは、メモリセルへの書き込みバイアスの印加、書き込みベリファイを繰り返し、４回目にメモリセルへの書き込みバイアスの印加、書き込みベリファイの後、全ビット書き込み終了判定動作を行う。例文帳に追加

When the whole bit write termination determination operation is omitted for 3 times, impression of writing bias to the memory cell and write verify are repeated up to the third writing, and after the impression of writing bias to the memory cell and write verify to the forth time, the whole bit write termination determination operation is performed. - 特許庁

第１のメモリセルにおいて所望の閾値電圧分布が得られたか否かを検証し（第１の書き込みベリファイ動作）、さらに第２のメモリセルにおいて第１閾値電圧分布又はこれより電圧レベルの大きい閾値電圧分布が得られたか否かを検証する（第２の書き込みベリファイ動作）。例文帳に追加

Verification is made as to whether a desired threshold voltage distribution is obtained in the first memory cell (a first writing verifying operation), and further, verification is made as to whether the first threshold voltage distribution or a threshold voltage distribution larger than the first threshold voltage distribution is obtained in the second memory cell (a second writing verifying operation). - 特許庁

ベリファイがパスしたときには，ベリファイ回路ＶＣがＨレベルの適合信号ＶＰＡＳＳを出力するが，データ書き込み制御回路ＷＣＣおよびデータ書き込みカウンタ回路ＷＣＴの各適合信号入力端子（ＶＰＡＳＳ）は，適合信号無効化手段３によってＬレベルに固定される。例文帳に追加

When verifying is passed, a verify-circuit VC outputs an adaptation signal VPASS of a H level, but each adaptation signal input terminal (VPASS) of a data write control circuit WCC and a data write counter circuit WCT is fixed to a L level by an adaptation signal invalidating means 3. - 特許庁

ベリファイ済みであれば、それが自社機の当該情報記録再生装置（自ドライブ）でなされた否かを判定し、自ドライブ以外でなされた場合には、再度欠陥検出が必要と判断して、光ディスク１の全面を自動的にベリファイする。例文帳に追加

If verified, it is decided whether the verification has been performed by the usually used information recording and reproducing device (a usually used drive) and, when it is performed by a drive other than the usually used drive, it is decided that the defect detection is necessary again and the whole surface of the optical disk 1 is automatically verified. - 特許庁

書き込み時のベリファイ読み出し動作では、書き込みデータに応じて参照セルＲＣ０１，ＲＣ０２，ＲＣ１１，ＲＣ１２，ＲＣ２１，ＲＣ２２のいずれかを選択して読み出し動作と同じ読み出し電圧を与え、ベリファイ読み出し用基準電流値Ｉｖｅｒｉｆｙとセル電流を比較する。例文帳に追加

In verify-read operation at the time of write, any of reference cells RC01, RC02, RC11, RC12, RC21 and RC22 is selected in accordance with write data and the same voltage as that at the time of the read operation is given, and a reference current value Iverify for verify-read is compared with a cell current. - 特許庁

第１の検出回路は、メモリセルが所要の閾値電圧に達したかどうかをベリファイするベリファイ動作において、メモリセルの一端を一定の電位にプリチャージし、メモリセルのゲートに一定の電圧を供給し、メモリセルの一端の電圧を第１の検知レベルに基づき検出する。例文帳に追加

A 1st sense circuit precharges an end of the memory cell to a certain voltage, supplies a certain voltage to the gate of the memory cell, and detects the voltage of the end of the memory cell based on a 1st detection level when verifying whether or not the memory cell has reached the necessary threshold voltage. - 特許庁

読み出し時の電位に対するメモリセル電流のばらつきを、ベリファイ判定電流のばらつきよりも小さくすることができ、読み出し時の動作速度のばらつきを抑えることができるとともに、ベリファイの誤判定を防止することができる不揮発性半導体記憶装置を提供する。例文帳に追加

To provide a nonvolatile semiconductor memory in which variation of memory cell current for a potential at read-out operation can be made smaller than variation of verify-discrimination current, variation of operation speed at read-out operation, and erroneous discrimination of verification can be prevented. - 特許庁

これにより、“０１”書き込み処理、書き込みベリファイ処理の途中に、何らかの原因でベリファイパスと判定されたビットでも、この動作でフェイルと判定されれば再び書き込み電圧が印加され、所定のしきい電圧にすることができる。例文帳に追加

Thereby, in the process of '01' write-in processing and write-in verifying processing, for even a bit which is discriminated as verify-pass due to any cause, when it is decided as fail by this operation, write-in voltage is applied again, and the prescribed threshold voltage can be obtained. - 特許庁

これにより、“０１”書き込み処理、書き込みベリファイ処理の途中に、何らかの原因でベリファイパスと判定されたビットでも、この動作でフェイルと判定されれば再び書き込み電圧が印加され、所定のしきい電圧にすることができる。例文帳に追加

As a result, when even a bit which is determined to have passed verification by a certain cause in the course of the write-in processing of "01", if it is determined to be failed by this operation, a write-in voltage is applied again, and the bit can be made to have a prescribed threshold voltage. - 特許庁

テスト信号ＬＰＭＡＸを入力した書き換えテストモードでは、１ページ分のテストデータの書き込み動作及び、書き込み状態を確認するベリファイ読み出し動作を、ベリファイ読み出しの結果の如何に拘わらず、書き込みサイクルが最大回数に達したことが判定されるまで繰り返す。例文帳に追加

In a rewriting test mode in which a test signal LPMAX is inputted, write-in operation of data of one page and verify-read-out operation confirming a write-in state are repeated until it is discriminated that a write-in cycle reaches the maximum number of times independently of a result of verify-read-out. - 特許庁

記録方法制御手段１２５は、返送結果をもとに、記録正常終了領域直前の所定領域、またはエラー発生領域直前の所定領域をベリファイするように、ベリファイ実行手段１２２を介して、データ記録再生手段１１３を制御する。例文帳に追加

On the basis of this return result, the recording method control means 125 controls the data recording/reproducing means 113 through a verify execution means 122 so as to verify a specified area immediately before the recording normally finished area or a specified area immediately before an error occurrence area. - 特許庁

第１のベリファイ実行部３４は、パターン検査装置６で不良品と判定されたピースの顕微鏡画像と検査装置画像を並行表示させ、検査員による良否判定結果を第１のベリファイの結果として記憶部３１に格納する。例文帳に追加

A first verification execution part 34 causes a microscope image of the piece determined to be defective at the inspection device 6 to be displayed in parallel with an inspection device image, and causes a quality determination result made by an inspector to be stored as a first verification result in a storage part 31. - 特許庁

酸化物半導体層を含むトランジスタを用いたメモリセルに対して、ベリファイ動作と、読み出しを行う際に、異なるしきい値電圧を示すデュアルゲート駆動のトランジスタを抵抗素子として用いることで、一系統の基準電位回路のみで安定したベリファイ動作、及び読み出し動作が可能となる。例文帳に追加

This stabilizes the verification operation and readout operation with just one reference potential circuit. - 特許庁

そして、プログラムベリファイ時と同じワード線電位にて読み出されたデータと、リフレッシュベリファイ電位にて読み出されたデータとを比較し、この比較結果に応じてメモリセルに対して書き込み回路１６により書き込みを行う。例文帳に追加

And data read out with a word line potential being that at the time of program verifying are compared with data read out with a refresh verifying potential, write-in is performed by a write-in circuit 16 for a memory cell in accordance with this compared result. - 特許庁

制御回路（５）は、外部から供給されるコマンドの種類に応答して、不揮発性メモリセルに対する書込み及び消去とそのベリファイのための制御を行い、ベリファイによって得られる不揮発性メモリセルの閾値電圧分布の間隔を可変とする。例文帳に追加

In response to the kind of a command supplied from outside, the control part (5) controls writing and erasing to the nonvolatile memory cells and verifying of them to vary an interval of threshold voltage distribution of the nonvolatile memory cells obtained by verifying. - 特許庁

たとえば、複数のビット線ＢＬに対応して設けられる複数のセンスアンプ回路２０１により、それぞれ、ベリファイローレベル（ＶＬＬ）を超えた選択メモリセルのしきい値がベリファイレベル（ＶＬ）に達するまでは、対応するビット線ＱＰＷ−ＢＬの電位レベルを電圧ＶＳＳよりも高い電圧ＶＱＰＷにバイアスさせる。例文帳に追加

For example, in a plurality of sense amplifier circuits 201 provided for a plurality of bit lines BL, the potential level of a corresponding bit line QPW-BL is biased to a voltage VQPW higher than a voltage VSS until the respective thresholds of selected memory cells exceeding a verify low level (VLL) reach a verify level (VL). - 特許庁

このような動作によって、一方のメモリ領域において時分割書き換えを行っている最中に、他方のメモリ領域においてベリファイ読み出しを行うことによって、時分割書き換え動作に要する時間とベリファイ読み出し動作に要する時間を相殺しながら、書き換え動作のピーク電流抑制と書き換え動作の確度向上を両立させることができる。例文帳に追加

By such operations, peak current suppression of the rewrite operation and improvement of accuracy of the rewrite operation are reconciled while canceling time to be required for a time division rewrite operation and time to be required for the verification read-out operation by performing verification read-out in one memory area while time division rewrite is performed in the other memory area. - 特許庁

ハードディスクドライブ内部で自動的に行われる交替処理を有効に活用するために、データを書込むべき書込み領域に対して書込みを行う直前に、書込領域に対してベリファイを実行し（Ｓ１０２）、ベリファイによる読込結果が不良セクタ等による異常があるかないかに関わらず、データの書込みを実行する（Ｓ１０５）。例文帳に追加

In order to effectively utilize alternation processing automatically performed in a hard disk drive, verification is executed (S102) to a writing region in which data are to be written just before writing is performed to the writing region and writing of data is executed (S105) regardless of whether the read-in result by verification is abnormal due to the defective sector or the like or not. - 特許庁

ベリファイ動作において、内部降圧電源回路から出力される内部降圧電圧を調整してベリファイ対象のメモリセルからデータを読み出すことにより、メモリセルの書き換え状態の印加電圧依存性を検出することが可能な不揮発性記憶装置の制御方法、および不揮発性記憶装置を提供すること。例文帳に追加

To provide a control method of a nonvolatile storage device in which application voltage dependency in a re-writing state of a memory cell can be detected by reading data from a memory cell to be verified by adjusting internal drop voltage output from an internal drop voltage power supply circuit in verify operation, and a nonvolatile storage device. - 特許庁

書込みまたは消去後にメモリセルのしきい値電圧が所定のしきい値電圧分布に含まれるか否かを確認するためのベリファイ動作において、ベリファイ電圧が３段階以上で判定条件が緩くなる方へ変化させることにより、書込みや消去動作が収束しなくなるのを回避して短時間で書込みや消去を終了できるようにした。例文帳に追加

In verify-operation for confirming whether or not threshold voltage of a memory cell is included in the prescribed threshold voltage distribution after write-on or erasure, it is evacuated that write-in and erasure operation will not converge and that write-in and erasure can be finished for a short time, by changing discriminating conditions for relaxing the direction with verify-voltage of three stages or more. - 特許庁

サーボ信号が記録された磁気記録媒体に物理フォーマットを行い、物理フォーマットされた磁気記録媒体にベリファイを行うに際し、ベリファイによって欠陥が発見されたセクタを欠陥セクタとして登録すると共に、サーボ信号に係る欠陥が所定数以上発生したトラックは、そのトラックの全てのセクタを欠陥セクタとして登録することにより、前記課題を解決する。例文帳に追加

In this method, a magnetic recording medium on which a servo signal is recorded is physically formatted, and at the time of verifying the physically formatted magnetic recording medium, a sector where a defect is detected by the verification is registered as a defective sector and also all sectors of a track where defects concerned with the servo signal are generated at a prescribed number or above are registered as defective sectors. - 特許庁

消去対象の選択メモリセルの消去および書き戻し後の閾値電圧の上限値を満たしているかを判定する過書き戻しベリファイ時に、同一列かつ異なるメモリセルを並行して選択し、これらの選択メモリセルの記憶データに従って判定を行うベリファイ制御回路を備える。例文帳に追加

There provided is a verify control circuit that, upon operation of verifying excessive writeback which determines whether a value satisfies an upper limit of a threshold voltage after erasure and writeback of selected memory cells to be erased, selects different memory cells in the same column in parallel and performs determination according to storage data of these selected memory cells. - 特許庁

１ワード線につながるメモリセルに対して、情報を消去するための消去パルス印加（Ｓ１）と、この消去パルス印加によるしきい値電圧のシフトを確認する第１のベリファイ動作（Ｓ２）と、上記消去パルス印加によって過剰消去が発生したか否かを確認する第２のベリファイ動作（Ｓ３）とを行う。例文帳に追加

For a memory cell connected to one word line, applying a erasure pulse for erasing information (S1), first verifying confirming shift of threshold voltage by applying this erasure pulse (S2), and second verifying operation confirming whether over-erasure is caused by applying the erasure pulse or not are performed. - 特許庁

トンネル絶縁膜の劣化によりフローティングゲート下のトンネル絶縁膜にトラップされたトラップ電荷がデトラップして、メモリセルのしきい値電圧がシフトする際、そのしきい値電圧シフトを補償するように、ベリファイ時または読出時に用いられるリファレンス電流量を調整して、ベリファイ電圧レベルまたは読出電圧レベルを等価的に調整する。例文帳に追加

When a threshold voltage of a memory cell is shifted by detrap of a trap charge trapped by a tunnel insulating film below a floating gate due to degradation of the tunnel insulating film, an amount of a reference current used during verifying or readout is adjusted so that its threshold voltage shift is compensated, and the verifying voltage level or the readout voltage level is adjusted equivalently. - 特許庁

ベリファイ回路と複数のライトドライバとが共通のバスで接続され、ベリファイ回路と複数のセンスアンプとが共通のバスで接続されるような場合に、短いテスト時間を維持しつつ、ライトドライバへの書込みデータおよびセンスアンプからの読出しデータが衝突することを回避した半導体記憶装置を提供する。例文帳に追加

To provide a semiconductor memory device in which a collision between a write data to a write driver and a read data from a sense amplifier is avoided while maintaining a short test time, in such a case that a verify circuit and two or more write drivers are connected via a common bus and the verify circuit and two or more sense amplifiers are connected via the common bus. - 特許庁