「ベリファイ」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

ベリファイ動作時、電流制御回路５０が相補ビット線ＢＬＴ，ＢＬＢの少なくとも一方に所定の電流ＩＲＥＦを流した状態で、ラッチ型センスアンプ７０はセンス動作を行う。例文帳に追加

During verification operation, the latch type sense amplifier 70 performs sense operation. - 特許庁

同様に、記録メディアに記録されるＡＶデータ１の、１度に書き込まれる単位である領域bの中から、ベリファイ処理の対象となる対象データとして、領域baが設定される。例文帳に追加

Similarly, an area ba is set as the target data to be verified from areas (b) which are units for writing the AV data 1 recorded on the recording medium en block. - 特許庁

初期消去時のベリファイ動作をなくし、書き込み・消去動作にかかるテストタイムを短くすることのできるフラッシュメモリの書き込み・消去制御方法を提供する。例文帳に追加

To provide a write-in/erasion control method for flash memory by which a test time for write-in/erasion can be shortened by eliminating a verification operation at the time of initial eration. - 特許庁

ベリファイ読み出し時の非選択ワード線に与えるパス電圧Ｖｐａｓｓ３は、通常のデータ読み出し時に非選択ワード線に与えるパス電圧Ｖｐａｓｓ１より高い値に設定される。例文帳に追加

The pass voltage Vpass 3 given to the non-selection word line at the time of verify-read-out is set to a higher value than the pass voltage Vpass given to the non-selection word line at the time of normal read-out of data. - 特許庁

ＣＤ−ＲＷやＤＶＤ−ＲＷ、ＤＶＤ−ＲＡＭ等の光ディスク１０にデータを記録し、記録データをバッファメモリ３８に記憶されたデータと照合するベリファイを行う。例文帳に追加

Data are recorded on an optical disk 10, such as a CD-RW, a DVD-RW and a DVD-RAM, and verification for collating the recorded data with data stored in a buffer memory 38 is performed. - 特許庁

消去パルスの印加回数を削減して消去時間を短縮し、消去ベリファイの精度を向上することが可能な半導体記憶装置を提供する。例文帳に追加

To provide a semiconductor memory which reduces the erasing time by reducing the frequency of applying erasing pulses and improves precision in erase verification. - 特許庁

プレＢＣＲの認識処理結果をベリファイＢＣＲの認識処理に活用することによってバーコードの認識率を上げるバーコード認識処理装置を提供する。例文帳に追加

To provide a bar code recognizing and processing apparatus by which a recognition rate of bar code is raised by making the most of recognizing processing result of a pre bar code reader (pre BCR) use to recognition processing of a verification bar code reader (verification BCR). - 特許庁

多様なフィーダーにも対応できる様に比較的簡単な構造でベリファイア測定端子を備えた、装着ヘッドの吸着ノズル及びそれを用いた装着方法を提供する。例文帳に追加

To provide a sucking nozzle of an attaching head, together with an attaching method using it, which comprises a verifier measuring terminal of a relatively simple structure to cope with a variety of feeders. - 特許庁

書込み速度の速いメモリセルが存在しても、書込みベリファイ読出し時におけるメモリセルの共通ソース線の電位の浮き上がりの変動を考慮して書込みを行い、書込み不良の発生を防止する。例文帳に追加

To prevent occurrence of a writing fault by writing by considering the change of a floating of a potential of a common source line of a memory cell at the time of write verify reading even in the case of existence of the cell having a fast writing speed. - 特許庁

データ消去後のベリファイ動作のための選択ブロック検索に要する時間を短縮し、もって全体のデータ消去に要する時間を短縮することを可能としたＥＥＰＲＯＭを提供する。例文帳に追加

To provide an EEPROM which shortens the time required for the retrieval of a selection block used for a verification operation after a data erase operation and which shortens the time required for the data erase operation as a whole. - 特許庁

具現が簡単であり、必要に応じてプログラム及びベリファイの回数調節が可能なプログラムカウント回路及びこれを用いたフラッシュメモリ素子のプログラムワードライン電圧発生回路を提供すること。例文帳に追加

To provide a program count circuit which can be realized simply and in which the number of times of programming and verifying can be adjusted as necessary, and a program word line voltage generating circuit for a flash memory element using this circuit. - 特許庁

フューズを用いずにベリファイ読み出しの判定をワイアードオア構成により行うことを可能とし、フューズを設けない分、チップサイズを従来に比較して低減した不揮発性半導体記憶装置を提供する。例文帳に追加

To provide a nonvolatile semiconductor memory device which performs determination of verification read-out by wired OR structure without using a fuse, and whose chip size is reduced in comparison with the conventional manner to the extent that no fuse is provided. - 特許庁

ベリファイ結果がＮＧの場合、システムコントローラ３２はデータ記録速度を一時的に増大あるいは低下させて光ディスク１０の同一箇所にオーバライトする。例文帳に追加

When a verified result is NG, a system controller 32 temporarily increases or lowers the data recording speed to overwrite the data at the same position of the optical disk 10. - 特許庁

従来は、初期化プログラムから発行されたベリファイコマンドが初期化時間のほとんどを費やしており、製造コピーシステムの開発及び評価に多大な工数を要する。例文帳に追加

To provide a storage device initializing method by which an execution time of an initialization program of a hard disk can be shortened. - 特許庁

半導体記憶装置には、複数個のメモリセル及び複数個の前記メモリセルのうちプログラムベリファイにより最初にフェイルと判断されたもののアドレスを記憶する記憶手段が設けられている。例文帳に追加

In the case where the result of comparison between data to be stored in a data register and data read shows a failure and the address is a column address having a failure first, the address is stored in a fail address register 1 and the verification after the succeeding program is executed from this address failed. - 特許庁

欠陥セクタに起因するディスク状の記録媒体の不良品発生を低減することができ、サーボ信号の記録〜ベリファイ工程における得率を向上することができる記録媒体の製造方法を提供する。例文帳に追加

To provide a manufacturing method for a recording medium which is able to reduce a rejection rate of a disk type storage medium resulting from a defective sector and improve a yield rate in a process ranging from a servo signal recording to its verification. - 特許庁

プログラムベリファイ時にカラムラッチの出力でビット線から書き込み完了のメモリセルを介して流れるセル電流をこのブロック外ソース線ＭＳＬでバイパスさせる。例文帳に追加

A cell current made to flow from the bit line by output of a column latch via a memory cell in which write is completed is bypassed by this source line MSL outside the block. - 特許庁

仮管理情報の記録時に、例えば書込エラーやベリファイエラーなどのアクセスエラーが生じた場合には、記録媒体上のその位置は使用しないこととし、仮記録位置を変更して仮管理情報を記録する。例文帳に追加

When an access error occurs, such as write error or verification error, for example, in recording of the temporary management information, its position on the recording medium is set not to be used and the temporary recorded information is recorded by changing the position for temporary recoding. - 特許庁

書き込み動作中に読み出し動作が実行される場合に，読み出し動作に伴う大電流消費により電源電位やグランド電位が変動して，書き込みベリファイ判定に誤りが生じるのを防止する。例文帳に追加

To prevent an error from being caused in write verify-discrimination because a power source potential and a ground potential are fluctuated due to large current consumption caused by read operation when read-out operation is applied during write-in operation. - 特許庁

ベリファイ不要時でも、記録速度の向上とリードモディファイライト動作による記録情報の信頼性とを兼ね備えた情報記録再生装置とその方法を提案する。例文帳に追加

To provide an information recording/reproducing apparatus which is improved in recording speed and the reliability of recording information by read-modify-write operation even when verifying is not required, and to provide a method therefor. - 特許庁

次に、コントローラからマルチベリファイコマンドを書き込みデータと同一の確認対象データとともに受信すると、ＩＤタグは、ＥＥＰＲＯＭに書き込んだデータを読み出して確認対象データと比較する。例文帳に追加

Next, when a multi-verify command is received from the controller together with the same confirmation target data as the write data, the data written on the EEPROM are read out and compared with the confirmation target data by the ID tag. - 特許庁

書込ベリファイの対象となる複数のビット線ＢＬ１〜ＢＬ３のうち１本おきにビット線リセットトランジスタＲＳ１、ＲＳ３によりリセットをかける。例文帳に追加

Every other bit lines out of a plurality of bit lines BL1-BL3 being an object of write-verify are reset by bit line reset transistors RS1, RS3. - 特許庁

一方、プレＢＣＲ１２１でバーコードは検出されたがプレＢＣＲ１２３でバーコードが認識されない場合は、バーコードを印字し、プレＢＣＲの照明と異なる照明を用いてベリファイＢＣＲ１２３で認識処理を行う。例文帳に追加

Meanwhile when the bar code is detected by the pre BCR121 but is not recognized by the pre BCR123, the bar code is printed and recognition processing is performed by the verification BCR123 by using lighting different from that of the pre BCR. - 特許庁

同様に、記録メディアに記録されるＡＶデータ１の、１度に書き込まれる単位である領域bの中から、ベリファイ処理の対象となる対象データとして、領域baが設定される。例文帳に追加

Similarly, an area ba is set as the target data to be verified from areas b which are units for writing the AV data 1 to be recorded in the recording medium en block. - 特許庁

スイッチングトランジスタのゲート・ソース間の電位差ＶＧＳのベリファイ時の初期値を、多値情報の抵抗値レベルに応じて異なる値とする。例文帳に追加

The initial value of the potential difference VGS between a gate and a source of a switching transistor upon a verify process is varied in accordance with the resistance value level of the multi-value information. - 特許庁

一括で書き込むデータが複数のメモリセルアレイにまたがっている場合に、アレイ毎にベリファイ読み出しデータを判定し、書き込みが終了したメモリセルアレイに対して書き込み電圧を出力しないようにする。例文帳に追加

To prevent a write-in voltage from being output to a memory cell array in which a write-in operation is finished by discriminating verify-read data for every array when the data to be batch written straddle over a plurality of memory cell arrays. - 特許庁

搬送制御部３２は、第１のベリファイで良品と判定されたピースを顕微鏡２４で撮影できる位置までＴＡＢテープ１０を搬送する。例文帳に追加

The control part 32 causes the TAB tape 10 to be conveyed to a position where a piece determined to be non-defective at a first verification is photographed by the microscope 24. - 特許庁

優先ステッカーが検知された場合（Ｓ１２のＹＥＳ）は、ＶＣＳ処理が必要であれば（Ｓ１３のＹＥＳ）、オフラインＯＣＲ又はＶＣＤ入力を行い（Ｓ１４）、信頼性を向上するためベリファイ処理を行う。例文帳に追加

When the preference sticker is detected (YES of S12), if VCS treatment is necessary (YES of S13), off-line OCR or VCD input is carried out (S14) and a verification is carried out to increase the reliability. - 特許庁

書込動作モード時または消去動作モード時、メモリセルのアドレスに応じて、消去動作に必要な電圧または書込動作に必要な電圧またはベリファイ時に必要な電圧のレベルを調整する。例文帳に追加

In a write-in operation mode or an easing operation mode, in accordance with an address of a memory cell, a level of voltage required for erasing operation, voltage required for write-in operation, or voltage required for verify is adjusted. - 特許庁

光ディスク装置が記録動作において、ベリファイの結果が不合格となってライトリトライをすることにより、ライト時間が増大する問題を改善する。例文帳に追加

To solve the problem that in recording operation of an optical disk device, write time is increased when a result of verification is unsuccessful and write is retried. - 特許庁

判定がＮＧの際にはメモリセルへの書き込みバイアスの印加、書き込みベリファイ、および全ビット書き込み終了判定動作をＯＫとなるまで繰り返し行う。例文帳に追加

When the determination result is Not Good, the impression of writing bias to memory cell, write verify, and the whole bit writing termination determination operation is repeatedly performed until it becomes OK. - 特許庁

この後、ビット線レベル制御信号ＢＬＣを“ＣＥＬＳＲＣ＋Ｖｔ＋ΔＢＬ（読み出し時のビット線ＢＬとソース線ＣＥＬＳＲＣとの電位差）”にして、ビット線ＢＬのレベルを読み出し／ベリファイ時の電圧に設定する。例文帳に追加

After this procedure, by making the bit line level control signal BLC to "CELSRC + Vt + ΔBL (potential difference between the bit line BL and the source line CELSRC at the reading out)", the level of the bit line BL is set to a voltage at the reading/verifying time. - 特許庁

コントロールレジスタは、消去動作を指示するビット、書込み動作を指示するビット、ベリファイ動作を指示するビット、および消去対象となる記憶領域を指定するビットとを有し、ＣＰＵによって制御される。例文帳に追加

The control register includes a bit for instructing the erasure operation, a bit for instructing the writing operation, a bit for instructing a verifying operation and a bit for specifying the storage area to be objective for the erase, and controlled by the CPU. - 特許庁

たとえば、負のしきい値セルの読み出し／ベリファイ時、セルのソース線ＣＥＬＳＲＣおよびｐ型ウェルＰＷＥＬＬおよびｎ型ウェルＮＷＥＬＬを、正の電圧Ｖｓ（たとえば、１Ｖ）にプリチャージする。例文帳に追加

For instance, when the negative threshold cell is read/verified, a source line of the cell (CELSRC) and a P type well PWELL and N type well NWELL are precharged to the positive voltage Vs (e.g. 1V). - 特許庁

短時間の処理で結果が得られ、且つベリファイ読み出し結果が全部パスしたかどうかだけでなく、フェイル数を高速に検出できる検知回路を備えた半導体記憶装置を提供することを目的としている。例文帳に追加

To provide a semiconductor memory provided with a detecting circuit which can obtain a result by processing for a short time, and which can detect at high speed not only that all verified read-out results are valid or not, but the number of fail. - 特許庁

書き込み手段１６は、ＨＤＤ１２１への書き込み時に、書き込みＩ／Ｏ毎に付加されるＩＤを生成し、ＨＤＤ１２１へデータ及びＩＤを書き込むとともに、ベリファイリスト１４１へ該当領域を登録する。例文帳に追加

A writing means 16 generates ID to be added to each writing I/O at the time of writing data in an HDD 121, and writes data and ID in the HDD 121, and registers a pertinent region in a verify list 141. - 特許庁

書き込みや消去動作に含まれる読み出し動作の初期ベリファイ電圧の生成をハードウェア処理することにより、ワードプログラム時間を大幅に向上する。例文帳に追加

To drastically improve a word program time by hardware-processing generation of initial verification-voltage of read-out operation included in write-in and erase operation. - 特許庁

このアンダーシュートが、第１の閾値Ｖ_Ｔを負側に越えたことをレベル弁別し、次に第２の閾値Ｖ_Ｔ２を正側に越えたことをレベル弁別することにより、記録された情報信号のベリファイを行う。例文帳に追加

The exceeding of this undershoot over the negative side of a first threshold value VT is level-determined, and then the exceeding thereof over the positive side of a second threshold value VT2 is level-determined, whereby the recorded information signal is verified. - 特許庁

読み出し動作に用いるペアの第１メモリセルＭＣ０と第２メモリセルＭＣ１の一方を、他方の書き込み時のベリファイセルとして用いる。例文帳に追加

One memory cell out of the first memory cell MC0 and second memory cell MC1 in a pair to be used for a reading operation is used as a verify cell at the writing of another memory cell. - 特許庁

ＰＣと装置本体間の通信速度が小さい場合においても、信頼性の高いデータの読み出し、消去判定、またベリファイ動作が高速に実行できるフラッシュメモリ書き込み装置を得る。例文帳に追加

To provide a flash memory writing device capable of reading data with high reliability, determining deletion, and performing verifying operation at a high speed even if a communication speed between a PC and a device main body is low. - 特許庁

スプリットゲート構造の不揮発性半導体記憶装置において、ホットホール注入を行う場合、時間変化しない交点を用いて、ホットホール注入動作のベリファイを行う。例文帳に追加

When hot-hole injection is conducted in the nonvolatile semiconductor memory device of a split gate structure, the hot-hole injection is verified by using a crossing point that does not change with time. - 特許庁

ベリファイ読み出し動作の結果に従って、書き込みパルス電圧を所定のステップアップ電圧の分だけ上昇させるステップアップ動作が実行される。例文帳に追加

Step-up operation to raise the write pulse voltage by as much as a predetermined step-up voltage is carried out according to a result of the verification reading operation. - 特許庁

そして、消去回数記憶メモリ２９の内容を参照して、１つの領域に対して、４回の消去動作毎に１回のみ消去前書き込みと書き込みベリファイとを行う。例文帳に追加

Write-in before erasure and write-in-verify are performed only one time for each four times erasure operation for one region referring to contents of the storage memory 29 of the number of times of erasure. - 特許庁

過消去状態になければ、閾値電圧Ｖｔｈを消去ベリファイ電圧ＥＶと比較して所望の消去状態にあるか否かを判定する（ステップＳ６）。例文帳に追加

If not in the excessively erased state, the threshold voltage Vth is compared with an erasure verify voltage EV to determine whether it is in a desired erased state or not (step S6). - 特許庁

これにより、データの読み出し時およびベリファイ読み出し時に、ワード線バイアス回路２０および選択ゲートバイアス回路２１に供給される読み出し昇圧回路２２の出力（昇圧電圧）の精度の向上を図る。例文帳に追加

Thus, when reading and verifying data, the precision of the output (boosting voltage) of the reading boosting circuit 22 supplied to a wordline bias circuit 20 and a selection gate bias circuit 21 is improved. - 特許庁