「ベリファイ」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

再ベリファイの結果、書き込みが不十分であると判断された場合、電圧生成回路８，９は、制御ゲートにゲート電圧Ｖｇｉｎｔ＋Ｖｓｔｅｐを供給すると共に、ドレインにドレイン電圧Ｖｄを時間ｔｐＷ供給する。例文帳に追加

As a result of re-verifying, when it is determined that write-in is insufficient, the voltage generation circuits 8, 9 supply gate voltage Vgint+Vstep to the control gate, and supply drain voltage Vd to the drain for a time tpW. - 特許庁

バックグランドフォーマット機能を有する情報記録再生装置において、未フォーマット領域へライト命令が到来した場合に、極力ベリファイ処理することなくフォーマット処理のための作業効率の改善をはかる。例文帳に追加

To improve working efficiency for format processing without performing verify processing as far as possible when a write instruction comes to an unformatted region of an information recording and reproducing device having a background format function. - 特許庁

この電圧発生回路でリード時やベリファイリード時の制御ゲート電圧を生成することにより、様々な読み出し時間に対して常にメモリセル電流の温度による変化を無くすことができる。例文帳に追加

By generating a control gate voltage at the time of read or verify read in this voltage generating circuit, the fluctuation of a memory cell current caused by the temperature can be always eliminated irrespectively to read time. - 特許庁

不揮発性半導体記憶装置に予め備わっている一括書き込み動作（ページラッチ動作，ページプログラム動作，ベリファイ動作）を行なうカラムラッチ回路２９を用いてセキュリティ機能を実現する。例文帳に追加

The security function is realized by using a column latch circuit 29 which performs batch write-in operations (a page latch operation, a page programming operation, a verification operation) preliminarily provided in the nonvolatile semiconductor storage device. - 特許庁

メモリセルの駆動回路は、Ｎビットに対応するメモリセルを一つの書き込みセル単位としてデータのベリファイ書き込み動作のサイクルを、全セルが検証パスとなるまで繰り返す。例文帳に追加

A memory cell driving circuit repeats a data verify write operation in units of memory cells corresponding to N bits until all the cells pass verification. - 特許庁

プログラムベリファイ時に、制御回路３は、プログラムすべきメモリセルのオフセットｎ以下の隣接セルがすべて消去状態である場合にはフェイル値を、それ以外の場合はパス値を、隣接セルバッファ５に書き込む。例文帳に追加

During program verification, a control circuit 3 writes a fail value when all adjacent cells equal to or less than the offset n of a memory cell to be programmed are in elimination status, and a path value in other cases in an adjacent cell buffer 5. - 特許庁

カラム系回路の回路規模を、特にセンスアンプ回路、データラッチ回路、ベリファイ回路の数を減ずることによって小さくし、高集積化に適した不揮発性半導体記憶装置を提供する。例文帳に追加

To provide a nonvolatile semiconductor memory device suitable for high integration by reducing the circuit scale of a column system circuit by decreasing especially the number of sense amplifier circuits, data latch circuits, and verify-circuits. - 特許庁

ベリファイ操作が省略可能で２種類を超えるしきい値電圧の実現が可能な不揮発性半導体記憶素子及び不揮発性半導体記憶装置を提供する。例文帳に追加

To provide a nonvolatile semiconductor storage element and a nonvolatile semiconductor storage device capable of dispensing with verifying operation and actualizing more than two kinds of threshold voltages. - 特許庁

この後、所望のしきい値電圧レベルの最終データを書き込む最終データ書き込みを行い、その最終データ書き込みの書き込みベリファイ読み出しを行う。例文帳に追加

After that, final data write operation of writing final data of the desired threshold voltage level is performed, and write verify read of final data write is performed. - 特許庁

ベリファイ結果７と１種類以上の外部入力データ９から複数のＮＭＯＳのトランジスタ１３のうち１つだけがオンし、他のＮＭＯＳのトランジスタはオフとなる。例文帳に追加

Only one transistor among plural NMOS transistors 13 is turned on by verify-result 7 and external input data 9 of one kind or more while the other NMOS transistors are turned off. - 特許庁

ビット線がメモリセル間で共有されたメモリアレイでは、プログラムベリファイ時に、隣接セルにセル電流が流出するために、プログラムすべきメモリセルのしきい値が低めに誤判定される。例文帳に追加

To prevent the erroneous low determination of the threshold value of a memory cell to be programmed caused by the flowing-out of a cell current to an adjacent cell during program verification in a memory array having a bit line shared between memory cells. - 特許庁

センスアンプＳ／Ａ・０により検出されたリードデータ、即ち、ベリファイリード結果は、選択されたカラムのページバッファＰ／Ｂに転送される。例文帳に追加

Read- data detected by the sense amplifier S/A.0, that is, a result of verify-read is transferred to a page buffer P/B of a selected column. - 特許庁

無線回線接続時に、無線端末に接続されている所定の記憶媒体に対して、無線回線を介して、通信相手が、リモートで、ユーザベリファイを行うものである。例文帳に追加

A communication opposite party remotely makes user verification with respect to a prescribed storage medium connected to a wireless terminal via a wireless channel in the case of wireless channel connection. - 特許庁

アプリケーションシステム１１０は、ベリファイ動作により、記録したデータと光ディスク１０１からの再生データが一致していないときは、光ディスク１０１に上書き記録を行う。例文帳に追加

In an application system 110, the overwriting recording is made on the optical disk 101 by the verifying operation when reproduced data from the optical disk 101 are not coincident with the recorded data. - 特許庁

多値データを記憶する不揮発性半導体記憶装置において、書き込みベリファイ動作を省略する書き込み電圧の印加回数の検証を容易にする。例文帳に追加

To facilitate the verification of the number of times of applying a write voltage omitting a write verify operation in a nonvolatile semiconductor memory device for storing multivalue data. - 特許庁

駆動部は、読み出し信号ＳＯを出力する差動アンプＡｍｐと、定電流負荷と、記憶素子２１に対して抵抗変化動作とダイレクトベリファイ動作とを実行する制御部３０とを有している。例文帳に追加

The driving part has a differential amplifier Amp for outputting a reading signal SO, a constant current load, and a control part 30 for executing the resistance changing operation and a direct verifying operation to the memory elements 21. - 特許庁

テープ２２を光学的に検査し、光学的な検査で欠陥があると判断された場合に、欠陥が金属の異物の付着であるか否かの確認（ベリファイ）のためにＸ線撮影を行う。例文帳に追加

When a tape 22 is inspected optically and a flaw is decided as being present by optical inspection, X-ray photographing is performed, in order to confirm (verify) whether the flaw is adhesion of metal foreign matters. - 特許庁

本発明は、負の閾値セルが存在するＮＡＮＤ型フラッシュメモリにおいて、負の閾値セルの安定した読み出しおよびベリファイができるようにする。例文帳に追加

To make it possible to stably read and verify a negative threshold cell in a NAND type flash memory in which the negative threshold cell is present. - 特許庁

プリ高地状態へ突入してからプリ地上以下へ戻るまで、通常の記録処理を、ベリファイ付き記録処理又は２重書き処理へ切り替える。例文帳に追加

Normal recording processing is switched to recording processing with-verify or double writing processing from inrush to the pre-highland state to return to pre-on-ground or less. - 特許庁

ユニークパターン検出器、ＣＲＣジェネレータ、ＣＲＣイニシャライザ、及びＣＲＣベリファイヤを含む巡回冗長検査（ＣＲＣ）チェッカが提供される。例文帳に追加

There is provided a cyclic redundancy check (CRC) checker that includes a unique pattern detector, a CRC generator, a CRC initializer and a CRC verifier. - 特許庁

１つの局面では、ユニークパターン検出器、ＣＲＣジェネレータ、ＣＲＣイニシャライザ、及びＣＲＣベリファイヤを含むＣＲＣチェッカが提供される。例文帳に追加

In one aspect, a cyclic redundancy check (CRC) checker is provided that includes a unique pattern detector, a CRC generator, a CRC initializer and a CRC verifier. - 特許庁

ベリファイ時においても、データの読み出しの分解能が低下せず、かつ電源電圧が低下しても、安定した読み出し動作が可能な半導体記憶装置を提供する。例文帳に追加

To provide a semiconductor memory device that stably reads data, without lowering a data reading resolution even during verify, and also even when a power voltage is lowered. - 特許庁

ベリファイ・フェイルしているカラムを特定する際に、カラムアドレス系の回路を使用する事無く、高速に検知動作を行なう事を実現し、データの読み出し信頼性を向上出来る半導体記憶装置を提供すること。例文帳に追加

To provide a semiconductor memory device capable of improving data reading reliability by achieving a fast detection operation without using any column address circuit when a column where verification fails is identified. - 特許庁

高多層プリント配線基板の配線パターンを検査する際に誤報告の少ないキャリブレーション位置を決定すると共に、その検査性を評価しベリファイ作業時間を予測することができる検査システムを提供する。例文帳に追加

To provide an inspection system capable of determining a calibration position reduced in erroneous report when the wiring pattern of an ultra-multilayer printed circuit board is inspected and capable of evaluating the inspection properties thereof to estimate verification work time. - 特許庁

フラッシュメモリのＥＥＰＲＯＭ代替領域において、内部ベリファイ電圧と読み出し電圧との間にデータレベルチェック電圧を設定する。例文帳に追加

For an EEPROM substitution area in a flash memory, a data level check voltage is set between an internal verification voltage and a read-out voltage. - 特許庁

不揮発性記憶素子の書き込みのスループットの大幅な低下を引き起こさずに、書き込み終了からベリファイ読み出しまでのインターバルを確保する。例文帳に追加

To secure interval from finish of write-in to read-out of verification without causing large reduction of throughput of write-in of a nonvolatile storage element. - 特許庁

ステップＳ１において、動画像撮影が開始されたか否かが判定され、動画像撮影が開始されたと判定されると、ステップＳ２に進み、ベリファイ動作が一時停止される。例文帳に追加

In a step S1, whether or not moving image photographing is started is decided, and if the moving image photographing is decided to be started, an advance is made to a step S2 to temporarily stop the verify operation. - 特許庁

ベリファイの結果、メモリセルに対する書き込みが不十分である場合、制御ゲートにゲート電圧Ｖｇｉｎｔ＋Ｖｓｔｅｐを最初より短時間供給すると共に、ドレインにドレイン電圧Ｖｄを時間ｔｐＷ供給する。例文帳に追加

As a result of verifying, when write-in for the memory cell is insufficient, the circuits 8, 9 supply gate voltage Vgint+Vstep to the control gate for a time shorter than before, and supply drain voltage Vd to the drain for a time tpW. - 特許庁

ライト・ベリファイ機能を伴うデータのライト時においてもライト性能が低下することがなく、ライト速度を向上させるとともに信頼性を向上させる。例文帳に追加

To increase write speed, and to improve reliability without deteriorating write performance even in writing data accompanying a write verification function. - 特許庁

光ディスク装置において、再生時にエラー訂正を行えるような記録品質で情報が記録できたかを確認するベリファイ動作での判定結果が、光ピックアップの再生特性に依存する問題を低減する。例文帳に追加

To solve the problem of an optical disk device that the determination result of a verifying operation for confirming whether or not information is recorded in a recording quality capable of correcting errors during reproduction depends on reproduction characteristics of an optical pickup. - 特許庁

再生特性の優れた光ピックアップには厳しい条件を、優れないものには緩和した条件を適用してベリファイ時の判定を行うことにより、判定結果が光ピックアップ特性に依存する問題を低減する。例文帳に追加

A strict condition is applied for an optical pickup excellent in reproduction characteristics, and a soft condition is applied for an optical pickup low in reproduction characteristics to make determination during verifying, thereby mitigating the problem that a determination result depends on optical pickup characteristics. - 特許庁

複数のメモリバンク（Ｂ♯１−Ｂ♯４）に対しデータを外部へ読出すための外部読出用センスアンプ（１５）と内部動作用のデータ読出のための内部ベリファイセンスアンプ（２５）とを別々に設ける。例文帳に追加

This device is provided separately with a sense amplifier 15 for external read-out for reading out data to plural memory banks (B#1-B#4) and an internal verify-sense amplifier 25 for reading out data for internal operation. - 特許庁

動作状態は、通常ノーマルモードであり、ノーマルモードの消去動作後のベリファイ動作において不良が検出されると、フェイルセーフモードに移行する。例文帳に追加

The device operates in the normal mode normally, when defect is detected in verify-operation after erasing operation of the normal mode, the mode is shifted to the fail safe mode. - 特許庁

本発明では、書き込みデータを入力とするラッチ回路とセンスアンプからの読み出し信号とを組み合わせ回路に入力し、組み合わせ回路の出力がベリファイのＯＫまたはＮＧとなるように構成する。例文帳に追加

In verifying in a state in which data are written, the output of the inverter 103 is at a low level, and the inversion output Bar signal of a decision latch circuit 110 is at a low level, the level of the output of an EXOR circuit 104 becomes low. - 特許庁

更に、この記憶手段にアドレスが記憶されたメモリセルを次のプログラムベリファイにおける開始メモリセルとする選択手段が設けられている。例文帳に追加

That is, an address comparator circuit 3 and a column decoder 4 or the like (a selection means) are used to select the memory cell whose address is stored in the register 1 to be a start memory cell for the succeeding verification. - 特許庁

２つのベリファイ用信号に対して、それぞれ交流結合回路、ゲイン切換回路、信号振幅調整回路を備えているので、装置の構成が大規模となる。例文帳に追加

To obtain an optical information recording apparatus capable of simplifying the structure and reducing the cost, because the structure of apparatus tends to become large in size due to the use of an AC coupling circuit, a gain selection circuit and a signal amplitude adjusting circuit for a couple of verify signals. - 特許庁

また、シリアル制御部１０により、転送上のデータのエラーチェックやＥＥＰＲＯＭ４に格納した機能変更追加プログラムのベリファイチェックを行うようにする。例文帳に追加

Also, the error check of data on transfer or the verify check of the function change and addition program stored in the EEPROM 4 is operated by the serial control part 10. - 特許庁

スプリットゲート構造の不揮発性半導体記憶装置において、ホットホール注入を行う場合、時間変化しない交点を用いて、ホットホール注入動作のベリファイを行う。例文帳に追加

When hot-hole injection is conducted in the semiconductor nonvolatile memory device of a split gate structure, the hot-hole injection is verified using a crossing point that does not change with time. - 特許庁

プログラムベリファイ時にカラムラッチの出力でビット線から書き込み完了のメモリセルを介して流れるセル電流をこのブロック外ソース線ＭＳＬでバイパスさせる。例文帳に追加

A cell current made to flow from the bit line by the output of a column latch via a memory cell of write complete when verifying the program is bypassed by the source line MSL outside the block. - 特許庁

不揮発性半導体メモリのマルチバンク消去動作において、消去バイアス時には、バンク選択部１９からＨｉレベルのベリファイパス信号ＶＰが出力されている。例文帳に追加

In multi-bank erasing operation of a nonvolatile semiconductor memory, a verify pass signal VP of a Hi level is output from a bank selecting part 19 at the time of erasing bias. - 特許庁

次回以降においては、消去処理時に記憶領域に記憶した初回の情報を読み出し（Ｓ２０２）、この情報に基づいて次回の印加パルスの印加時間を設定（Ｓ２０４）し、消去ベリファイを実行する（Ｓ２０５）。例文帳に追加

On and after the next time, initial information stored in the storage region is read out at the time of erasion processing (S202), an applying time of an applied pulse of the next time is set based on this information (S204), and erasion-verify is performed (S205). - 特許庁

ベリファイ動作の際は、装置本体３内にさらにアドレス発生部１６を備え、開始アドレスから終了アドレスまで順次アドレスを生成し、チェックサム演算部６でチェックサム演算を行う。例文帳に追加

In verification of operation, an address generation part 16 is additionally arranged inside the device main body 3, addresses are sequentially formed from a starting address to an end address, and check sum computing is carried out by the check sum computing part 6. - 特許庁

不揮発性半導体記憶装置を備えた半導体装置において、ベリファイ試験等の短縮を図るとともにテスト専用端子数の増大を抑止する半導体装置の提供。例文帳に追加

To provide a semiconductor device in which verify-test time or the like are shortened and increment of the number of exclusive terminals for test is suppressed, in a semiconductor device provided with a non-volatile semiconductor memory. - 特許庁

また、時刻ｔ９において、ワード線ＷＬ１に２Ｖ程度の電圧を印加し、ワード線ＷＬ１に接続された任意の１メモリセルへのベリファイ動作を開始する。例文帳に追加

At time t9, a voltage of about 2V is applied to the word line WL1 to start a verifying operation for an optional one memory cell connected to the word line SL1. - 特許庁

メモリセルへのプログラムデータを保持し、メモリセルからのベリファイ結果に応じて保持するデータを変更するデータ回路１１と、異なる電圧が印加されるビット線印加電圧端子群２９と、を具備する。例文帳に追加

The device is provided with a data circuit 11 which holds program data to a memory cell and which changes held data according to a verified result from the memory cell, and a group 29 of bit line application voltage terminals to which different voltages are applied. - 特許庁