「ベリファイ」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

書込対象のメモリセルにおいて、ソース線を所定電圧レベルにプリチャージし、ドレイン線を接地ノードに結合した状態で（ステップＳＰ１）、ワード線に、しきい値ベリファイ電圧を供給する（ステップＳＰ２）。例文帳に追加

In a memory cell of a writing target, a source line is precharged to a predetermined voltage level, and in a state in which a drain line is combined with a grounding node (step SP 1), threshold level verify voltage is supplied to a word line (step SP 2). - 特許庁

通常の読み出しおよびベリファイ用の読み出しにおいて、一連のしきい値レベルに対して、メモリセルにより生じる変化をトラッキングし調整する一連の参照セルによって読み出しを行う。例文帳に追加

In normal reading and reading for verification, the reading is executed based on a series of reference cells for tracking changes in a memory cell to adjust them with respect to a series of threshold levels. - 特許庁

また、不揮発性メモリ素子の動作を制御するための制御電圧として、少なくとも、プログラムモードにおいて、第１の昇圧電圧に基づいてプログラムモードに対応する電圧を生成し、イレースモードにおいて、第１の昇圧電圧に基づいてイレースモードに対応する電圧を生成し、ベリファイモードにおいて、第２の昇圧電圧に基づいてベリファイモードに対応する電圧を生成する制御電圧生成回路を備える。例文帳に追加

Also, the device is provided with a control voltage generating circuit generating voltage corresponding to a program mode based on the first boosting voltage in the program mode, generating voltage corresponding to an erase-mode based on the first boosting voltage in the erase-mode, and generating voltage corresponding to a verify-mode based on the second boosting voltage in the verify-mode. - 特許庁

不揮発性半導体記憶装置は、不揮発性メモリセルを含むメモリセルアレイと、プログラム動作時にメモリセルアレイのデータを判定するベリファイ用センスアンプと、外部からのデータを受け取るデータ入力バッファと、外部からデータ入力バッファに入力される入力パスワードとメモリセルアレイから読み出されベリファイ用センスアンプでデータ判定される読み出しパスワードとが一致するか否かを判定する一致／不一致判定回路を含む。例文帳に追加

The nonvolatile semiconductor memory comprises a memory cell array including nonvolatile memory cells, a sense amplifier for verifying discriminating data of the memory cell array at program operation, a data input buffer receiving data from the outside, and a coincidence/noncoincidence determination circuit determining whether an input password inputted to the data input buffer from the outside coincides with a readout password read from the memory cell array and determined by the sense amplifier for verifying or not. - 特許庁

crcフォーマットは、new ASCIIフォーマットと似てますが、アーカイブ作成時にcpio が各ファイルについてチェックサムを計算し、アーカイブ内に含めるところが異なります。 このチェックサムは、アーカイブからファイルを取り出す時のベリファイに使用されます。例文帳に追加

The crc format is like the new ASCII format, but also contains a checksum for each file which cpio calculates when creating an archive and verifies when the file is extracted from the archive.  - JM

メモリセルＭＣへのプログラム動作時には、プログラム対象セルＰＭＣに対するプログラムと共に、リフレッシュ対象セルＲＭＣに対するリフレッシュを、メモリセルＭＣのプログラム状態に対応する第２リファレンスセルＲＣ２の閾値をベリファイに用いて行う。例文帳に追加

When program operation for the memory cell MC is performed, program for a program object cell PMC and refresh for a refresh object cell RMC are performed using a threshold of the second reference cell RC2 corresponding to a program state of the memory cell MC to verify. - 特許庁

メモリセルのプログラムとプログラムベリファイを行うプログラム回路にプログラムデータを保持するラッチと、ラッチのデータを選択的にリセットする回路を設け、センスアンプの出力結果によってラッチリセット回路を活性化することにより、良好なしきい値電圧分布を得ることができる。例文帳に追加

A latch holding program data and a circuit resetting selectively data of the latch are provided in a program circuit performing program of a memory cell and program-verify, and good threshold voltage distribution can be obtained by activating the reset circuit by an output result of a sense amplifier. - 特許庁

制御回路は、１回の消去用又は書込み用コマンドに応じた消去又は書込み動作において、目的の閾値電圧に至る前の閾値電圧の変化速度を判定するための判定レベル（２３）を用いて、消去又は書込みベリファイを行う。例文帳に追加

The control circuit performs erasure or write verify using a decision level (23) for deciding changing speed of the threshold voltage before the threshold voltage reaches the target threshold value in erasing or writing operation corresponding to one command for erasure or writing. - 特許庁

制御回路６は、選択ワード線に書き込みパルス電圧を印加することにより選択ワード線に沿った１ページのメモリセルに対する書き込み動作を実行した後、データ書き込みが完了したか否かを確認するベリファイ読み出し動作を実行する。例文帳に追加

A control circuit 6 performs verifying readout operation for confirming whether data writing is completed after writing one page along a selection word line to memory cells by applying a write pulse voltage to the selection word line. - 特許庁

本発明は、データを記憶するメモリーセル側の領域で、検査工程中も書込み／消去を行わず初期状態で残しておくメモリーセルを設け、そのセルを基準としてリファレンスセルのベリファイを行いながら、リファレンスセルのＶｔ設定を行う。例文帳に追加

A memory cell left in an initial state is provided without performing write-in/erasure even in an inspection process in a region of a memory cell side storing data, Vt setting of a reference cell is performed performing verifying of the reference cell basing the cell as reference. - 特許庁

ダイナミックリファレンスセルが、コアセルと供に同一ワードライン上に設けられる場合には、コアセルデータラインに加えられる定電流源がプログラムベリファイ中に動作し、コアセル及びダイナミックリファレンスセル間に電流差を与える。例文帳に追加

When the dynamic reference cell is provided on the same word line with a core cell, the constant current source applied to a core cell data line operates during program verification, so that the difference of current is provided between the core cell and the dynamic reference cell. - 特許庁

マイコン１１とフラッシュＲＯＭ２１との間でデータの授受を行う前に、クロック信号の最適化処理を行い、演算処理部１２により、クロック生成部１３で生成されるクロック信号の周期を縮小（周波数を高く）しながら、ベリファイを繰り返し実行する。例文帳に追加

Before the transfer of data is performed between a microcomputer 11 and a flash ROM 21, the optimization processing of a clock signal is performed, and while the cycle of the clock signal generated by a clock generation part 13 is reduced (the frequency is increased), verification is repeatedly executed by an arithmetic processing part 12. - 特許庁

不揮発性の記憶素子を有する第１の記憶部と、上記第１の記憶部へのデータの書き込みが正確に行われたかどうかを検証するベリファイ動作において、上記データを一時的に保存するための第２の記憶部（データバッファ）とを有する。例文帳に追加

The memory device includes a first memory including a nonvolatile memory element and a second memory (data buffer) for temporarily storing data in verifying operation in which whether or not the data are correctly written into the first memory is verified. - 特許庁

メモリ領域に存在しないセクタが選択される時は、メモリ制御回路はそのセクタへの消去動作を行わずに、次のセクタを選択するので、当該存在しないセクタが選択されて消去の完了がベリファイされないで消去エラーに至ることが防止できる。例文帳に追加

As the memory control circuit selects the next sector without performing erasure operation for the sector when a non-existence sector is selected in a memory region, it can be prevented that the non-existence sector is selected, finish of erasure is not verified, and an erasure error is caused. - 特許庁

運転制御処理のプログラムを格納した不揮発メモリであるプログラム格納メモリ２とは別に、運転制御処理のプログラムを実行するための揮発メモリであるプログラム実行メモリ３を設け、プログラム実行メモリ３のデータ化けを防止するためのベリファイチェックを常時行う。例文帳に追加

Besides a program storing memory 2 which is a nonvolatile memory and stores the operation control processing program, a program execution memory 3 which is a volatile memory 3 is provided to carry out the operation control processing program, and the program execution memory 3 is constantly verified and checked to prevent illegal data in it. - 特許庁

本発明は映像または音声信号など連続的に入力される信号を記録媒体に実時間内に記録する際に、記録装置の入力バッファメモリが破綻を来すことなくベリファイ処理を行う記録装置を提供することを目的とする。例文帳に追加

To provide a recording device in which verify-processing is performed without breaking an input buffer memory of a recording device, when a signal inputted continuously such as a video signal or a voice signal is recorded in a recording medium in a real time. - 特許庁

この消去動作後の消去ベリファイ時に、行選択回路３は、選択された所定のワード線ＷＬに３Ｖ印加し、列選択回路４は、選択された所定のビット線ＢＬのソース側に１Ｖ、ドレイン側に０Ｖを印加する。例文帳に追加

At an erasure verify time after the erasure operation, the row select circuit 3 applies 3 V to selected predetermined word lines WL and, the column select circuit 4 applies 1 V to the source side of the selected predetermined bit lines BL and 0 V to the drain side. - 特許庁

ベリファイ結果７と外部入力データ９の値に応じてリングオシレータ回路１４から異なる周波数のパルスが取り出されるので、最適な書き込みの電圧印加時間が設定され、高速に書き込みを行うことができる。例文帳に追加

Pulses having different frequencies are taken out from a ring oscillator circuit 14 in response to values of the verify-result 7 and the external input data 9 so that an optimum write-in voltage applying time is set and write-in can be performed at high speed. - 特許庁

書き込み動作中に、メモリセルに適正にプログラムされているか判定する書き込みベリファイ時に、ページラッチデータ読み出し回路１７８によってページラッチ回路１７５がリセットされていない数、つまり書き込みが終了していないメモリセルの数をカウンタ１７９でカウントする。例文帳に追加

In operation of write-verify in which it is determined whether programming is performed appropriately for a memory cell or not during write operation, the number by which a page latch circuit 175 is not reset by a page latch data read-out circuit 178, that is, the number of memory cells by which write is not yet finished is counted by a counter 179. - 特許庁

ディスク状の磁気記録媒体の製造において、ベリファイ装置等における磁気記録媒体のの記録／再生ドライブの検査を、記録／再生ドライブを装置から取り外すことなく行うことができるドライブの検査方法を提供する。例文帳に追加

To provide an inspection method for a drive in which the inspection of a recording/reading drive for a magnetic recording medium in verifying equipment and the like can be done without removing the recording/reading drive from the equipment in a disk type magnetic recording medium manufacturing. - 特許庁

複数のメモリセルから構成されたメモリアレイに対して電気的に接続された電子回路が、メモリセルを構成する選択ゲート、メモリゲート、ウェル、ソース、およびドレインに電圧を印加し、書込み、消去、緩和パルス印加、ベリファイなどの動作の制御を行う。例文帳に追加

By an electronic circuit electrically connected to a memory array which is composed of a plurality of memory cells, voltages are applied to a selection gate for constituting the memory cell, a memory gate, a well, a source and a drain to control operation such as the writing, erasing, application of an alleviation pulse, and verification. - 特許庁

２つのリファレンスセルの平均電流をリファレンス電流とする構成の不揮発性半導体記憶装置において、隣接メモリセルのリーク電流に影響されない、対象メモリセルの正確なプログラムベリファイ電流の検出を可能とするパターン依存補正方式を提供する。例文帳に追加

To provide a pattern dependent correction method capable of detecting an accurate program verification current for a target memory cell not affected by a leakage current from an adjacent memory cell in a nonvolatile storage device in which an average current for two reference cells is reference current. - 特許庁

記録されるデータの階層構造に基づいて、図中、四角の中に記載されているように、各階層の各構成要素のそれぞれに対して優先度が設定され、設定された優先度に基づいて、記録されるデータの中から、ベリファイ処理の対象となる対象データが設定される。例文帳に追加

Based on the hierarchical structure of the recorded data, as described in a square in the drawing, a priority is set for each of the components of layers, and the target data to be verified is set from the recorded data based on the set priority. - 特許庁

複数のメモリトランジスタを並列に書き込むまたは読み出すことができ、ベリファイを含むプログラムの高速化を実現できるソースサイド・チャネルホットエレクトロン注入を行うメモリセルアレイを有する半導体記憶装置およびその駆動方法を提供する。例文帳に追加

To provide a semiconductor storage device having a memory cell array performing injection of source side channel hot electrons by which data can be written in plural memory transistors or can be read out from the transistors in parallel, and increasing operation speed of a program including verifying can be realized. - 特許庁

また、信号電極３２１ｃ，３２１ｄで同じ記録ピットＲＰを重複して読み出すことにより、それらの信号を加算して信号強度を強めて高ＳＮ比の信号としたり、ベリファイ処理を行うなどにより、読み取り速度を多少速くしても正確な再生を行うことができる。例文帳に追加

In addition, by reading the same recording pit RP in duplication with the signal electrodes 321c, 321d, accurate reproduction is made possible even if the reading speed is considerably increased by adding the signals, increasing the signal strength to obtain signals of a higher SN ratio or carrying out a verification processing. - 特許庁

フラッシュメモリのような電気的に書込み、消去可能な不揮発性記憶装置において、専用の回路を設けることなくトリミング情報や置換情報等を記憶する記憶素子への書込みやベリファイなどを行なうことができるようにする。例文帳に追加

To enable performing write-in, verifying, or the like for a storage element storing trimming information, replacement information, or the like without providing an exclusive circuit, in a non-volatile semiconductor memory in which electrical write-in and erasure can be performed like a flash memory. - 特許庁

各単位プログラム又は消去ループは、不揮発性メモリ装置の一部（例えば、ワードライン又は基板）にプログラムパルス、消去パルス、時間遅延、ソフト消去パルス、ソフトプログラムパルス及び／又はベリファイパルスを正の電圧又は負の電圧で印加するステップを含む。例文帳に追加

Each unit programming or erasing loop includes a step to apply a programming pulse, an erasing pulse, a time delay, a soft erase pulse, and soft programming pulse and/or a verifying pulse, as a positive or negative voltage to a portion (for example, a word line or a substrate) of the nonvolatile memory device. - 特許庁

次に、ソース線トランジスタＱ２４によりソース線を接地し、ビット線ＢＬ２とカラムラッチＧ３、Ｇ４とを接続し、メモリセルのしきい値に応じたデータがカラムラッチＧ３、Ｇ４に保持され、書込ベリファイ動作が実行される。例文帳に追加

Next, a source line is grounded by a source line transistor Q24, the bit line BL2 is connected to the column latches G3, G4, data in accordance with a threshold value of a memory cell are held in the column latches G3, G4, and write-verify operation is performed. - 特許庁

通常の読み出しおよびベリファイ用の書込みもしくは消去間の読み出しの改良された回路において、一連のしきい値レベルに対して、メモリセルにより生じる変化を密接にトラッキングし調整する対応する一連の参照セルによって、読み出しを行う。例文帳に追加

In a circuit in which normal read-out and write-in for verifying or read-out during erasing are improved, read-out is performed for a series of threshold levels by a series of reference cells tracking closely to variation caused by a memory cell, adjusting, and corresponding. - 特許庁

制御回路は、選択ワード線に書き込みパルス電圧を印加することにより選択ワード線に沿った１ページのメモリセルに対する書き込み動作を実行した後、１ページのメモリセルに対するデータ書き込みが完了したか否かを確認するベリファイ読み出し動作を実行する。例文帳に追加

A control circuit performs writing operation to memory cells of one page along a selection word line by applying a write pulse voltage to the selection word line, and then performs verification reading operation to confirm whether the data writing to the memory cells of the one page is completed. - 特許庁

メディア転送レート、および、データが記録されるときの記録レートに基づいて、記録メディアに記録されるＡＶデータ１の、１度に書き込まれる単位である領域ａの中から、ベリファイ処理の対象となる対象データとして、領域aaが設定される。例文帳に追加

Based on a medium transfer rate and a recording rate when data is recorded, an area aa is set as the target data to be verified from areas a which are units for writing AV data 1 to be recorded on a recording medium en block. - 特許庁

ＲＯＭを有さない第１半導体チップに、第２半導体チップのＲＯＭから第１半導体チップ用のプログラムを転送した後、長期間、プログラムのベリファイを行なう機会が無いので、プログラムの信頼性が低下する。例文帳に追加

To solve the problem that the reliability of a program is deteriorated since there is no chance to verify the program in a long time after the transfer of a program for a first semiconductor chip from the ROM of a second semiconductor chip to a first semiconductor chip with no ROM. - 特許庁

制御部３０は、ダイレクトベリファイ動作を行う期間では、定電流負荷が差動アンプＡｍｐの負荷として機能すると共に、記憶素子２１に流れる電流と定電流負荷の電流とに基づいて読み出し信号ＳＯが出力されるように制御する。例文帳に追加

The control part 30 controls to make the constant current load function as a load of the differential amplifier Amp, and output the reading signal SO on the basis of a current passing through the memory elements 21 and a current of the constant current load, during a period carrying out the direct verifying operation. - 特許庁

これにより、ベリファイパスとなったメモリセルに対して過剰に印加される消去パルス数を従来よりも低減でき、その結果過消去リカバリ書込Ｓ９の対象となるメモリセル数が減り、ブロック消去時間の総計を短くすることができる例文帳に追加

Thereby, the number of erase pulses applied excessively to the memory cell becoming verify-pass can be reduced more than conventional one, consequently, the number of memory cells being an object of excessive erasure recovery writing S9 is reduced, and the total of a block blanking time can be shortened. - 特許庁

プログラムベリファイにおいてメモリセルのしきい値電圧を任意に設定すると共にしきい値電圧分布を狭くし、非選択のメモリセルのリーク電流による誤判定を改善することのできる不揮発性メモリ装置のレギュレータを提供する。例文帳に追加

To provide a regulator for a nonvolatile memory device in which threshold voltage for a memory cell can be arbitrarily set and voltage distribution of the threshold can be narrowed, and thus misjudgment caused by leak current of a non-selected memory cell is reduced. - 特許庁

ＨＤＤは、気圧変化に応じてＴＦＣによりヒータ・パワーを変化させる場合、ユーザ・データのライト処理を行う前に、デフォルト設定に従うクリアランスＣａよりも、高いクリアランスＣｂにおいて、ライト・ベリファイ処理を行う。例文帳に追加

When heater power is changed by a TFC depending on a change in air pressure, the HDD performs a write verify process at a clearance Cb higher than a clearance Ca which complies with default settings before a write process is performed with respect to user data. - 特許庁

メモリセルのデータを所定ブロック単位で一括消去した（ステップＳ２）後、当該ブロック中の各メモリセルについて閾値電圧Ｖｔｈを第１リペア・ベリファイ電圧ＲＶ０と比較し過消去状態にあるか否かを判定する（ステップＳ３）。例文帳に追加

After memory cell data are erased en bloc by a predetermined block unit (step S2), a threshold voltage Vth is compared with a first repair verify voltage RV0 to determine whether each memory cell of the block is in an excessively erased state or not (step S3). - 特許庁

このときチップコントロール部２００は、消去ブロック内のいずれかのセクタに第１の電位を与え、かつ、消去ブロックに属するメモリセルにおいて導通状態となるものがなくなるように更新した第２の電位を、消去ブロック内の残りのセクタに与えて、消去ベリファイを行なう。例文帳に追加

At the time, the chip control section 200 gives the first potential to any sector in an erasion block, and gives the second potential updated to residual sectors in the erasion block so that a conduction state does not exist as for memory cells belonging to the erasion block and erasion-verify is performed. - 特許庁

ベリファイ回路１８は、選択ページの全メモリセルが閾値ＯＥＶ１以上であるか否かを判定し、非選択ページのうち消去状態のメモリセルが閾値ＯＥＶ１より低い閾値ＯＥＶ２以上であるか否かを判定する。例文帳に追加

The verification circuit 18 determines whether or not all memory cells of the selected page have a value equivalent to or greater than a threshold OEV1, and determines whether or not a memory cell in an erasing state, among non-selected pages, has a value equivalent to or greater than a threshold OEV2 lower than the threshold OEV1. - 特許庁

分割毎、あるいは、ページ毎にプログラム動作とベリファイ動作とを交互にずらせながら実行するため、プログラム動作時のメモリトランジスタの数が減るため、プログラム動作時の電流が減り、昇圧回路の電流供給能力を抑えることが可能となる。例文帳に追加

As program operation and verify-operation are alternately performed for each division or for each page and the number of memory transistors at the time of program operation, a current at the time of program operation is reduced and current supply capability of a boosting circuit can be suppressed. - 特許庁

マルチ書込みによる書込み並列数の増加による書込み時間の増加を抑制し、かつ自動書込みと同様に書込みの検査結果をそのまま外部出力することにより、書込みベリファイの時間を省略するようにした不揮発性半導体記憶装置を提供する。例文帳に追加

To provide a non-volatile semiconductor memory in which time for verifying write-in is omitted by suppressing the increment of a write-in time caused by the increment of the parallel number of write-in by multiple-write-in and outputting the test result of write-in to the outside as it is in the same way as in automatic write-in. - 特許庁

印字部６０は、包装材を介して中の束を撮影するＣＣＤカメラ８１、包装材表面にバーコードを印字するプリンタ８３、および包装材に印字されたバーコードをベリファイリードするバーコードリーダ８４を有する。例文帳に追加

The printing part 60 has a CCD camera 81 for taking a photograph of the bundle through the packaging material, a printer 83 for printing a bar-code at the surface of the packaging material and a bar-code reader 84 for verifying and reading the bar-code printed on the packaging material. - 特許庁

データ書き換えモードでは、１ページ分のデータの書き込み動作及び、書き込み状態を確認するベリファイ読み出し動作を、書き込み完了が確認されるか又は書き込みサイクルが最大回数に達したことが判定されるまで繰り返す。例文帳に追加

In a data rewriting mode, write-in operation of data of one page and verify-read-out operation confirming a write-in state are repeated until finish of write-in is confirmed or it is discriminated that a write-in cycle reaches the maximum number of times. - 特許庁

過消去ベリファイ時に非選択ワード線に対して負電圧を用いることなく、従って複雑なロウデコーダを用意することなく、確実なデータ消去動作を可能としたＮＯＲ型のＥＥＰＲＯＭフラッシュメモリを提供する。例文帳に追加

To provide a NOR type EEPROM flash memory in which sure data erasing operation can be performed without using negative voltage for a non- selection word line at the time of verifying over-erasing, therefore, without preparing a complex row decoder. - 特許庁

また、光ディスク用マスター担体に対しても同様に、成形後の光ディスクのベリファイ検査を行い、そのエラー発生位置に対応する部分のマスター担体の表面を選択的にクリーニングして付着物を除去してもよい。例文帳に追加

Further, likewise with respect to the master carrier for optical disk, it is preferable that the verification of the optical disk after molding is performed, the surface of the surface of the master carrier of the part corresponding to an error-generating position is selectively cleaned and the depositions are removed. - 特許庁