「BITS AND PIECES」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A digital video signal is inscribed with many pieces of bit signals from the most significant bits to the least significant bits and respective adjacent bits are divided into groups of two or more to be made to be scanned by using scanning electrodes being different with each other.例文帳に追加

ディジタル映像信号を最上位ビットから最下位ビットまで多数個のビット信号で表記し、各々の隣接ビットを２以上のグループに分離して互いに異なる走査電極を使用して走査させる。 - 特許庁

strange Oriental pieces stamped with what looked like wisps of string or bits of spider's web, round pieces and square pieces, and pieces bored through the middle, as if to wear them round your neck 例文帳に追加

糸のたばやクモの巣のような模様のついた、風変わりな東洋の硬貨もあり、丸い硬貨も四角い硬貨も、まるで首にでもかけるように真ん中に穴のあいた硬貨もあった。 - Robert Louis Stevenson『宝島』

A memory having the storage capacity of a plurality of bits(for example, 5 bits) is set with N pieces of storage units of bit length m_1, m_2, through m_n to m_N (for example, round bits 30 and data bits 32 as two storage units of bit length 2 and 3).例文帳に追加

複数ビット（例えば５ビット）の記憶容量をもつメモリに対し、ビット長ｍ_１，ｍ_２，．．．，ｍ_ｎ，．．．，ｍ_ＮのＮ個の記憶単位（例えばビット長２，３の２個の記憶単位であるラウンドビット３０とデータビット３２）を設定する。 - 特許庁

To reduce the hardware quantity of a multiplication device which divides the multi plier of n-bits into M bits and outputs a final multiplication result by executing multiplication for M-times in a multiplication device which divides multiplier n-bits into plural pieces of bits at the time of multiplying the multiplier of n-bits and a multiplicand, executes multiplica tion plural times and outputs the final multiplication result.例文帳に追加

ｎビットの乗数と被乗数との乗算に際して乗数ｎビットを複数個に分割し、複数回の乗算を行って最終的な乗算結果を出力する乗算装置に関し、ｎビットの乗数をＭ個に分割してＭ回の乗算によって最終的な乗算結果を出力する乗算装置のハードウエア量を削減する。 - 特許庁

In the semiconductor device 1 of a data output side, internal data of (m) bits is divided into (n) pieces, a data selecting circuit 2 selects data m/n pieces by m/n pieces, and outputs them to an external data bus 10.例文帳に追加

データ出力側の半導体装置１では、ｍビットの内部データをｎ分割し、データ選択回路２がｍ／ｎ個ずつデータを選択してデータ出力部３よりＬ（＝ｍ／ｎ）ビット幅の外部データバス１０に出力する。 - 特許庁

This kofun was excavated in 1887, and more than four hundred funerary goods such as pieces of iron bits and iron harnesses, bronze mirrors, and magadama comma-shaped bead were discovered. 例文帳に追加

1887年に発掘され、鉄轡や鉄製馬具の破片、銅鏡、勾玉など、400点余りの副葬品が発見された。 - Wikipedia日英京都関連文書対訳コーパス

If you are familiar with gdb(1) , you may wish to find out some other bits and pieces such as what actually caused the dump or the addresses and values of the relevant variables. 14.21. 例文帳に追加

gdb の使い方に慣れている場合には、実際に dumpの原因となった理由やそのアドレス、 関連した変数の値なども調べる事ができるでしょう。 - FreeBSD

Respective 4 bits and 1 bit of picture data of the hierarchy 2 and the hierarchy 3 are stored in the memory cells 161a of 5 pieces.例文帳に追加

５個のメモリセル１６１ａには、階層２、階層３の画像データの夫々４ビット、１ビットを記憶する。 - 特許庁

Then the plurality of bits which are thus recorded and constituting the 2nd digital information are read out a plurality of times in each unit section of the synchronizing signal at the time of play back and the pieces of information of the bits thus read are integrated.例文帳に追加

そして、このように記録した第２のデジタル情報を構成する複数のビットを、再生時において、同期信号の単位区間ごとに複数回読み取り、さらにこのように読み取った上記ビットの情報を積分する。 - 特許庁

A memory cell of (n) bits in which an address is specified for each plurality of (n) bits unit is sectioned for each n/k (k:2 or more), selected successively every n/k bits, output data of the selected memory cell of the n/k are discriminated by sense amplifiers of n/k pieces, and outputted in serial as read-out data.例文帳に追加

複数ｎビット単位でアドレス指定されたｎビットのメモリセルを、ｎ／ｋ（但し、ｋは２以上）ずつに区分して、ｎ／ｋビットずつ順次選択し、選択された前記ｎ／ｋのメモリセルの出力データをｎ／ｋ個のセンスアンプで判定し、読み出しデータとしてシリアルに出力する。 - 特許庁

The first decoder activates word lines in the unit of memory cell group on the basis of a first address and the n pieces of bits within a second address.例文帳に追加

第１デコーダは、第１アドレスと第２アドレス内のｎ個のビットとに基づいてメモリセルグループの単位でワード線を活性化する。 - 特許庁

Further, the FIF of a DCS signal includes 68th to 75th bits for designating transmission of the various pieces of image information using the color space Lab and also includes Xth to (X+7)th bits for designating transmission of the various pieces of image information using the color space sYCC.例文帳に追加

また、ＤＣＳ信号のＦＩＦに、色空間Ｌａｂを用いた各種画像情報の送信を指定する６８〜７５ビットが設けられ、更に、色空間ｓＹＣＣを用いた各種画像情報の送信を指定するＸ〜Ｘ＋７ビットが設けられている。 - 特許庁

In this data processor, memory cells from and to which bit data having (a) bits are read and written are selected in a cell selecting circuit according to address data, but, a number of pieces changeover circuit changes over and sets the number of pieces of memory cells according to a selection signal.例文帳に追加

ａビットのビットデータがデータ読書されるメモリセルがアドレスデータに対応してセル選択回路で選択されるが、この選択されるメモリセルの個数を個数切換回路がセレクト信号に対応して切換設定する。 - 特許庁

The sampling frequencies and the number of quantization bits of stereo 2 channels of each ATS are recorded on an ATS attribute table, and the sampling frequencies and the number of quantization bits for each AST are recorded on an ATS-AST-attribute table, or decoding is performed on the basis of these pieces of information.例文帳に追加

ＡＴＳアトリビュートテーブルには各ＡＴＳのステレオ２chのサンプリング周波数と量子化ビット数を記録し、ＡＴＳ−ＡＳＴ−アトリビュートテーブルにはＡＳＴ毎のサンプリング周波数と量子化ビット数を記録したり、これらの情報に基いてデコードする。 - 特許庁

As a result, it is possible to change over and set the data width of the data input and the data output having (a) bits to B times with a piece of a data storage circuit and thus it is not necessary to provide B pieces of data storage circuit having data widths of (a) bits in parallel in the data processor.例文帳に追加

このため、一個のデータ記憶回路でａビットのデータ入力やデータ出力のデータ幅をＢ倍まで切換設定することができ、ａビットのデータ幅のＢ個のデータ記憶回路を並列に設ける必要がない。 - 特許庁

The disc section 11 is fitted to the bit section 4 while fitting the projections of the positioning tool 1 to groove sections 5 formed among the bits 4a of the cutting bit 2, and the locking pieces 13 locked with step sections 6 among the bits 4a and bit main body 3.例文帳に追加

位置決め具１の突起部１４を、切削ビット２のビット４ａ同士の間に形成された溝部５へ嵌合させながら円板部１１をビット部４に嵌合させ、係止片１３をビット４ａとビット本体３との段部６に係合させる。 - 特許庁

The main CPU 21 divides the data of 16-bit constitution indicating the number of held balls to the data of high-order 8 bits and the data of low- order 8 bits, transmits control signals indicating these pieces of data in order, and transmits strobe signals corresponding to the respective control signals through respectively different transmission lines.例文帳に追加

メインＣＰＵ２１は、保留玉数を示す１６ビット構成のデータを上位８ビットのデータと下位８ビットのデータとに分割し、これらデータを示す制御信号を順に送信するとともに、各制御信号に対応するストローブ信号をそれぞれ異なる伝送ラインを介して送信する。 - 特許庁

A nonvolatile semiconductor memory in accordance with one embodiment comprises: an accumulator 12 that divides first unit data into z pieces of second unit data and accumulates fail bits for each second unit data; and a controlling circuit 10 for controlling detection operation of the fail bits after writing.例文帳に追加

実施形態に係わる不揮発性半導体メモリは、第１の単位のデータをｚ個の第２の単位のデータに分け、各第２の単位のデータについてフェイルビットを累積するアキュムレータ１２と、書き込み後にフェイルビットを検知する動作を制御する制御回路１０とを備える。 - 特許庁

Bits of input data are inputted to one of the channel swap circuits 11a-11e, and each of pieces of output data contains a plurality of bits taken out by one of the data field designating circuits 14a, 14b, 14c.例文帳に追加

入力データの各ビットは、チャネルスワップ回路１１ａ〜１１ｅのうちのいずれかに入力され、出力データのそれぞれは、データフィールド指定回路１４ａ，１４ｂ，１４ｃのうちのいずれかによって取り出された複数のビットを含む。 - 特許庁

The multichannel coding device 1 has n pieces of encoders 10_n corresponding to the audio data of n channels, and a channel bit allocation section 30 to allocate the bits number B_n each channel can use depending on the tentative bits number b_n determined from each encoder 10_n.例文帳に追加

マルチチャンネル符号化装置１は、ｎチャンネルのオーディオデータに対応したｎ個のエンコーダ１０_ｎと、各エンコーダ１０_ｎからの暫定使用ビット数ｂ_ｎに基づき各チャンネルが使用可能なビット数Ｂ_ｎを配分するチャンネル間ビットアロケーション部３０とを有する。 - 特許庁

In an error correction detecting circuit to/from which information data of an EEPROM is inputted/outputted, the device is provided with a byte length expanding circuit 15 converting information data of (m) pieces being that one byte is (b) bits to information data being that one byte is mb bits, and a byte error correcting circuit 16 correcting byte error of mb bits constitution from an output of the byte length expanding circuit 15.例文帳に追加

ＥＥＰＲＯＭの情報データを連続的に入出力する誤り訂正検出回路において、１バイトがｂビットであるｍ個の情報データを１バイトがｍｂビットである１個の情報データに変換するバイト長拡大回路１５と、このバイト長拡大回路１５の出力からｍｂビット構成のバイト誤りを訂正するバイト誤り訂正回路１６とを備えた。 - 特許庁

In the semiconductor testing device for storing pieces of pattern data of predetermined channel numbers and bits for controlling jumps of patterns at different addresses of a pattern memory, and testing DUTs, the testing device includes a mask control unit which masks the bits for controlling jumps read out from the pattern memory, when only the pieces of pattern data of predetermined channel numbers are used and no pattern jumps are performed.例文帳に追加

所定チャンネル数のパターンデータとパターンのジャンプを制御するビットをパターンメモリの異なるアドレスに記憶させてＤＵＴの試験をする半導体試験装置において、所定チャンネル数のパターンデータのみを使用してパターンのジャンプを行わない場合に、パターンメモリから読み出されたジャンプを制御するビットをマスクするマスク制御部を設ける。 - 特許庁

In a servo sector number (SSA) area 402 of a servo sector 102, servo sector number information which consists of bit length (k bits) smaller than that expressing the servo sector number itself is written, the pieces of servo sector number information on continuous m pieces of servo sectors are combined, and each servo sector number is identified by using total of m×k bits information.例文帳に追加

サーボ・セクタ１０２のサーボ・セクタ番号（ＳＳＡ）領域４０２に、サーボ・セクタ番号そのものを表現するよりも少ないビット長（ｋビット）からなるサーボ・セクタ番号情報を書き込んでおき、連続するｍ個のサーボ・セクタのサーボ・セクタ番号情報を組み合わせ、合計ｍ×ｋビットの情報を用いて各サーボ・セクタ番号を同定する。 - 特許庁

The specific pieces of information relating to the manufacture of the ink container stored in storage elements 80K and 80F to be mounted onto ink cartridges 107K and 107F are stored at specific addresses that respectively occupy a combination of minimum bits required for the storage of respective corresponding pieces of information.例文帳に追加

インクカートリッジ１０７Ｋ、１０７Ｆに搭載の記憶素子８０Ｋ、８０Ｆに記憶するインク容器の製造に関連する情報を、各情報に応じてその情報を記憶するために要求される最低限度のビット数領域の組み合わせにて各アドレスに格納する。 - 特許庁

The column decoder activates a column selection line specifying a column inputting and outputting parallel data pf 2N pieces by generating a pre-decoding signal of 2N pieces utilizing the prescribed numbers out of a plurality of bits constituting a column address.例文帳に追加

カラムデコーダは、カラムアドレスを構成する複数のビットのうち所定数のビットを利用して２Ｎ個のプリデコーディング信号を発生することによって、２Ｎ個の並列データを入／出力させるべきカラムを指定するカラム選択ラインを活性化する。 - 特許庁

Then, this count data is divided into two pieces of divided data consisting of a high- order byte and a low-order byte, and two storage areas of 1-byte (8 bits) constitution are provided in a serial EEPROM (storage element).例文帳に追加

そして、このカウントデータを上位バイトと下位バイトとの２つの分割データに分割するとともに、シリアルＥＥＰＲＯＭ（記憶素子）に１バイト（８ビット）構成の記憶領域を２個設けている。 - 特許庁

To prevent the occurrence of dust by making peeling-off of asbestos floor tile definitively by bits together with crushing by a hammer and also to restrict scattering of dust by adopting suction and transfer for removing the pieces of tile peeled off.例文帳に追加

ビットによるアスベスト床タイルの剥離をハンマーによる小割りの併用により確実なものとなして粉塵の発生を防止し、剥離したタイル片の除去に吸引移送を採用することによって粉塵の飛散抑制を図る。 - 特許庁

The potato mash can also be used to form dehydrated potato products of flakes, flanules, granules, agglomerates, sheets, pieces, bits, flour, and particulates.例文帳に追加

ポテトマッシュは、フレーク、フラニュール、顆粒、粒塊、シート、断片、小片、粉末、及び微粒子などの乾燥ポテト製品を形成するためにも使用することができる。 - 特許庁

An input/output data bus has normally parallel signal bits of (n) pieces transmitting column data, but an additional parallel signal bit does not transmit normally column data and redundant column data.例文帳に追加

入出力データ・バスは、通常は列データを搬送するｎ個の並列信号ビットを有するが、追加の並列信号ビットは通常は列データも冗長列データも搬送しない。 - 特許庁

All the bits of the Mth data stream are connected to the target memory device 14 having the M pieces of memory resistors with bit width of X of, and occupy uniformly disposed non-adjacent memory elements.例文帳に追加

M番目のデータストリームのすべてのビットは、ビット幅XのメモリレジスタM個を有するターゲットメモリ装置14と相互接続され、均等に配された非隣接メモリ要素を占有する。 - 特許庁

A memory circuit 20 includes a storage area of the (m×n) bits, receives m number of pieces of decode data D_DEC1-m, and writes 1 in the bit of the storage area which corresponds to the bit where each 1 of the decode data is stored in.例文帳に追加

メモリ回路２０は、（ｍ×ｎ）ビットの記憶領域を含み、ｍ個のデコードデータＤ_ＤＥＣ１〜ｍを受け、各デコードデータの１が格納されているビットに対応する記憶領域のビットに１を書き込む。 - 特許庁

Consequently, the pieces of information are integrated from many wobbling pits over unit sections of the plurality of synchronizing signals and the values of the respective bits can be decided.例文帳に追加

これにより、複数の同期信号の単位区間にまたがって多くのウォブリングピットからの情報を積分してそれぞれのビットの値を判定することが可能になる。 - 特許庁

To provide an error detecting/correcting method to encode plural pieces of fault information generated in data without increasing the number of bits, a computer system and its main storage controller.例文帳に追加

データに発生した複数の障害情報をビット数を増やさずに符号化する誤り検出・訂正方法、計算機システムとその主記憶制御装置を提供する。 - 特許庁

Gradation voltage setting sections 53, 54 form 512 pieces of positive and negative gradation potentials +V1 to +V256, -V1 to -V256 indicating the gradation data of, for example, 8 bits.例文帳に追加

階調電圧設定部５３，５５が、例えば８ビットの階調データを表す５１２個の正負の階調電位＋Ｖ１〜＋Ｖ２５６，−Ｖ１〜−Ｖ２５６を生成する。 - 特許庁

That is, N bytes (bits)*1 piece of basic precalculation data, 1 byte (bit)*A pieces of precalculation data (the number of A depends on the processing system of the cryptography to be used), and a logical operation such as the exclusive OR are used.例文帳に追加

即ち、Ｎバイト（ビット）＊１個の基礎となる事前計算データと、１バイト（ビット）＊Ａ個（Ａの個数は利用する暗号の処理体系に依存）の事前計算データ及びｅｘｃｌｕｓｉｖｅ ｏｒのような論理演算を用いる。 - 特許庁

An arithmetic circuit 4 inputs the physical random number of 8 bits, selects (1/P) pieces from numbers from 1 to 2N as the numbers to be winning by an arithmetic operation and prepares a list L.例文帳に追加

演算回路４は８ビットの物理乱数をを入力して、１から２^Ｎまでの数から（１／Ｐ）個を当りになる数として演算により選定しリストＬを作る。 - 特許庁

According to an adding instruction, an ALU 12 reads two pieces of data of 32 bits respectively from two registers in the register file 11 and adds them.例文帳に追加

ＡＬＵ１２は、加算命令に従って、レジスタファイル１１内の二つのレジスタからそれぞれ二つの３２ビットのデータを読み込んで加算を行う。 - 特許庁

In addition, the parallel data is determined so that it is stored in the payload part by unit of parallel data of the least common multiple (15) of the number of pieces of parallel data and the above purpose is achieved even when the number of effective bits of one sample is any one of them.例文帳に追加

また、これらパラレルデータ数の最小公倍数（１５）のパラレルデータ単位でペイロード部に格納するように決定して、１サンプルの有効ビット数がいずれの場合でも上記目的を達成する。 - 特許庁

In a retracting bit with the bit for percussion excavation, the cutter pieces are arranged to a plurality of the bits while being directed in different positions and directions.例文帳に追加

また、前記打撃掘削用ビットを備えたリトラクトビットは、複数の前記ビットに、異なった位置及び方向を向いて前記カッタピースが配置されていることを特徴とする。 - 特許庁

The dither circuit matches the output of optional dither size and the number of bits by controlling an address to a dither data storage means 110 by an 8 bit clock counter 101 and an 8 bit line counter 102 according to the dither size set by the dither size setting means 103, 104 and the number of bits, and selecting necessary piece of bit data among pieces of data stored in the selected address.例文帳に追加

ディザサイズ設定手段１０３，１０４で設定されたディザサイズとビット数に応じて、ディザデータ格納手段１１０へのアドレスを８ビットクロックカウンタ１０１と８ビットラインカウンタ１０２により制御し、選択されたアドレスに格納されたデータから必要なビットデータを選択して、任意のディザサイズ及びビット数の出力に対応する。 - 特許庁

A control circuit 7a inputs frequency division number setting data, which are inputted to a frequency divider circuit 2, extracts (n) pieces of bits from a predetermined prescribed part in these data and outputs the gain control signal 13 to the gain switcher 6 so that the gain switcher 6 can switch the loop gain by controlling the switch elements corresponding to bit constitution of the extracted bits.例文帳に追加

制御回路７ａは、分周回路２に入力される分周数設定データを入力して、このデータのあらかじめ決められた所定部分からｎ個のビットを抽出し、抽出したビットのビット構成に応じて利得切替器６がスイッチ素子を制御してループ利得を切り替えるように利得切替器６に利得制御信号１３を出力する。 - 特許庁

In the temporary image data storage device 2, 32 pieces of image data corresponding to 32 dots for one block in the divided area are converted to X pieces of block image data collecting the respective bits of the image data for one block in data stream converting circuits 21 and 22 and these block image data are stored in an image memory 24 for temporary storage for the divided areas.例文帳に追加

画像データ一時記憶装置２では、データ列変換回路２１、２２にて、分割領域中１ブロック分３２ドットに対応する３２個の画像データが、各々画像データの各ビットが１ブロック分まとめられたＸ個のブロック画像データに変換され、これらのブロック画像データが分割領域分一時記憶用画像メモリ２４に格納される。 - 特許庁

In a motion extraction part 24 in the fingerprint sensor, a motion of the finger is detected from size of difference of partial fingerprint data with the less number of bits than the fingerprint data about pieces of fingerprint data in the previous cycle and this cycle detected by the fingerprint reading part 21.例文帳に追加

指紋センサー内の動き抽出部２４において、指紋読取部２１で検出した前回の周期と今回の周期との指紋データについて、指紋データよりビット数が少ない部分指紋データの相違の大小から指の動きを検出する。 - 特許庁

An addition means 11 adds pieces of the adjacent pattern data on the dither pattern to input video data corresponding to the adjacent display elements 109, respectively and provides the predetermined number of high order bits of added value as video data in which gradation is corrected.例文帳に追加

加算手段１１は隣り合う表示素子１０９に対応する入力映像データに対して、ディザパターン上の隣り合うパターンデータを各々加算し、該加算値の上位所定数ビットを階調補正された映像データとして提供する。 - 特許庁

Pieces of data with four bits to be target voltage values are stored in each of a Low target value register 41a, a High target value register 41b of a voltage controller 29, target voltage value selection data is stored in a VR Change register 45 and specified time data is stored in a time register 46.例文帳に追加

電圧制御コントローラ２９のＬｏｗ目標値レジスタ４１ａ、Ｈｉｇｈ目標値レジスタ４１ｂにそれぞれ目標電圧値となる４ビットデータを格納し、ＶＲＣｈａｎｇｅレジスタ４５に目標電圧値選択データを格納し、時間レジスタ４６に、所定時間データを格納する。 - 特許庁