「Bit a」に関連した英語例文の一覧と使い方(404ページ目) - Weblio英語例文検索

In a reference voltage generating circuit 3, reference voltage generating reference memory cells (1-1 to 1-n) which are constituted of ferroelectric capacitors (2-1 to 2-n) and transistors (1-1 to 1-n) are connected to the same reference bit line 8.例文帳に追加

この基準電圧発生回路３は、強誘電体キャパシタ(２-１〜２-ｎ)とトランジスタ(１-１〜１-ｎ)からなる基準電圧発生用リファレンスメモリセル(１-１〜１-ｎ)が、同一の基準ビット線８に接続されている。 - 特許庁

Furthermore, each of a plurality of client circuits 6_1-6_m measures the time during which the bus 7 is held at the Low potential and synchronously to the measured time, bit values of address data sent to the bus 7 are sequentially detected.例文帳に追加

また、複数のクライアント回路６_1〜６_mの各々が、バス７が当該Low電位に保持されている時間を測定し、その測定した時間に同期して、バス７に送出されたアドレスデータのビット値を順次検出するようにした。 - 特許庁

The parity bit generating circuit includes: multi-stage XOR circuits 220 to 226 obtained by connecting the XOR circuits in the state of a tournament; and AND circuits 30 to 41 which provide switch signals to the XOR circuits 224 to 226.例文帳に追加

パリティビット発生回路は、複数のＸＯＲ回路がトーナメント状に接続してなる多段のＸＯＲ回路２２０〜２２６と、ＸＯＲ回路２２４〜２２６に切替信号を与えるＡＮＤ回路３０〜４１とを備える。 - 特許庁

The amplitude voltages of the pulse signal and the one-bit signal are determined by driving voltage Vcc applied to the switching section 112, and the driving voltage Vcc is output by a Vcc control section 12 and it is applied to the D-class amplifier 11.例文帳に追加

このパルス信号及び１ビット信号の振幅電圧は、スイッチング部１１２に印加される駆動電圧Ｖｃｃで決まり、ＶｃｃはＶｃｃ制御部１２によって出力され、Ｄ級増幅器１１に印加される。 - 特許庁

A signal obtained by binarizing the received signal S0 in the period Tq shorter than the transmission time T per bit of the received signal S0 is delayed by the period Tq to generate three or more delay signals S1, S2, ..., Sk.例文帳に追加

受信信号Ｓ０の１ビット当たりの伝送時間Ｔよりも短い周期Ｔｑで受信信号Ｓ０を２値化した信号を、周期Ｔｑずつ遅延した３つ以上の遅延信号Ｓ１，Ｓ２，・・・，Ｓｋを生成する。 - 特許庁

Shift amounts of the suffixes of the variable-length codes are calculated, and first bitstreams having a first bit length are generated by the variable-length codes by shifting the suffixes of the variable-length codes by the shift amounts.例文帳に追加

該位置に基づき、各可変長符号のサフィックスのシフト量を算出し、各可変長符号のサフィックスを該シフト量だけシフトさせた第１のビット長を有する第１のビット列を可変長符号毎に生成する。 - 特許庁

Transmission power of one's own station is detected, and the error between the detected transmission power of its own station and transmission power set in accordance with a transmission power control bit transmitted to its own station from the opposite station party is calculated.例文帳に追加

自局の送信電力を検出し、検出した自局の送信電力と、相手局から自局に送られてくる送信電力制御ビットに応じて設定された送信電力との誤差を求める。 - 特許庁

When the display changeover section 4 is turned off, the monitor 9 displays a color image of which the pixel value of the most significant bit 3Bmax is '0', and when the display changeover section 4 is turned on, the attached information recorded in the frame memory 3B is displayed.例文帳に追加

表示切換部４がオフのとき、モニタ９は最上位ビット３Ｂmax の画素の値が０であるカラー画像を表示し、表示切換部４がオンのときには、フレームメモリ３Ｂに記録した付帯情報を表示する。 - 特許庁

Each center 1 generates secret key characteristic of respective entities by using divided pieces of specific information obtained by dividing specific information of the entities into plural blocks and a multi-bit hash value set for each center.例文帳に追加

各センタ１にて、各エンティティの特定情報を複数のブロックに分割した各分割特定情報と各センタ毎に設定された複数ビットのハッシュ値とを用いて、各エンティティ固有の秘密鍵を生成する。 - 特許庁

A decoder, to which 2-bit gradation information (HL) constituting the print data SI is input, always outputs pulse select information (10110) based on the definition data SPf regardless of the value of the gradation information (HL) (drawing (b)).例文帳に追加

印字データＳＩを構成する２ビットの階調情報（ＨＬ）を入力するデコーダは、定義データＳＰｆに基づき、階調情報（ＨＬ）の値によらず常にパルス選択情報（１０１１０）を出力する（同図（ｂ））。 - 特許庁

A digital video signal is inscribed with many pieces of bit signals from the most significant bits to the least significant bits and respective adjacent bits are divided into groups of two or more to be made to be scanned by using scanning electrodes being different with each other.例文帳に追加

ディジタル映像信号を最上位ビットから最下位ビットまで多数個のビット信号で表記し、各々の隣接ビットを２以上のグループに分離して互いに異なる走査電極を使用して走査させる。 - 特許庁

According to the bit array of a given command code, it is decided which of repetition, copy, and substitution of raw data exists and according to the result, the respective data lengths of the repetition, copy, and raw data are calculated.例文帳に追加

与えられたコマンドコードのビット列に基づき、該ビット列の繰り返し、複写、生データの置換とのいずれに該当するかを判定し、その結果に基づき、繰り返し、複写、生データそれぞれのデータ長さを算出する。 - 特許庁

The current correction circuit 10 determines whether or not the output bits of the A/D converter 7 change depending on whether or not the correction voltage is added/subtracted and enhances the resolving power per bit of the converter 7.例文帳に追加

補正電圧を加算または減算する状態と、しない状態とで、Ａ／Ｄコンバータ７の出力ビットの変化の有無を電流補正回路１０が判別して、Ａ／Ｄコンバータ７の１ビットの分解能力を高くする。 - 特許庁

When a replacement object way is selected according to the cache mistake according to following access to any region other than the address region, the way of the entry whose replacement protection bit L is valid is prevented from being selected so that the data on the cache memory can be protected from being replaced.例文帳に追加

以降のアドレス領域外のアクセスによるキャッシュミスでリプレース対象ウェイを選択するときには、リプレース保護ビットＬが有効なエントリのウェイは選択されず、キャッシュメモリ上のデータをリプレースから保護される。 - 特許庁

Write operations of respective data bits which individually utilize only a fraction of the overall write window of the bits are interleaved so that maximum write currents of respective bits are offset in time from the maximum write current of the other bit.例文帳に追加

ビットの全書込みウィンドウの一区域のみを使用する各データビットの書込み動作が、インターリービングされるため、各ビットの最大書込み電流は、別のビットの最大書き込み電流から、時間的にずれている。 - 特許庁

The transmission reception stations 10a and 10b perform a sequence control according to the inverse process of the bit string in the relay station 20 to decode the received NC packet using the transmitted packets stored in the buffer for transmitted packet.例文帳に追加

送受信局１０ａ、１０ｂは送信済バッファに格納された送信パケットを用いて、受信したＮＣパケットを中継局２０におけるビット列の反転処理に応じた順序制御を行って復号する。 - 特許庁

A conversion table of 5-bit sequences consecutive in circulation codes created of circulation codes having different circulation periods and rotational positions is stored in Read-Only Memories (ROM) 13, 14, and 15.例文帳に追加

読み出し専用メモリ（ＲＯＭ）１３，１４，１５には、それぞれ異なる循環周期を有する循環コードにより作成された、循環コード中の連続する５ビットの数列と回転位置の対応表が記憶されている。 - 特許庁

Since film thickness fluctuation generated at the core layer when the resin is irradiated with UV to be cured is suppressed, a BER (Bit Error Rate) in reproducing recorded information can be reduced and reproducibility of recorded information is enhanced.例文帳に追加

このため、紫外線を照射して硬化させた時に、コア層に発生する膜厚変動が抑制されるので、記録情報再生時のＢＥＲを低くすることができ、記録情報の再現性が向上する。 - 特許庁

To enable the transmission of the desired digital data without causing any bit error at the switching of respective modulation systems even in the case of a digital data transmitting system to be dynamically switched within one frame.例文帳に追加

１フレームの中でダイナミックに伝送方式が切り替えられるデジタルデータ伝送方式においても、各変調方式の切り替わり目でビット誤りを発生することなく、所望のデジタルデータの伝送を可能にする。 - 特許庁

The SRAM on the SOI substrate includes a network of lines and rows of 6T memory cells having two inverters and two switching transistors, and each memory cell is interconnected with one of two bit lines and one of two word lines.例文帳に追加

ＳＯＩ基板上のＳＲＡＭは、２つのインバータと２つのスイッチトランジスタとを有する６Ｔメモリセルの行及び列のネットワークを含み、各メモリセルは、２つのビット線及びワード線の１つに接続されている。 - 特許庁

To provide an image encoding apparatus for eliminating the reduction in an encoding efficiency in a lower-order plane in the case of applying bit plane encoding to an image signal coefficient so as to enhance the decoded image quality characteristics in the midway stage.例文帳に追加

画像信号係数をビットプレーン符号化する際の下位プレーンにおける符号化効率の低下を解消し、途中段階の復号画像品質特性を高める画像符号化装置を提供することにある。 - 特許庁

In the reproducer having the DSP(digital signal processor) part 1100A formed on the same semiconductor chip, a decoder thread 1110A generates PCM(pulse code modulation) data for every one block by decoding the bit stream to be inputted from the outside.例文帳に追加

同一半導体チップ上に形成されたＤＳＰ部１１００Ａを有する再生装置において、デコーダスレッド１１１０Ａは外部より入力されるビットストリームを復号して、１ブロック毎にＰＣＭデータを生成する。 - 特許庁

The user sets the bit rate and the number of input bits as recording condition information by using a setting input section 14 and various parameters of an ADPCM coder 3 are set in accordance with the settings made in the section 14.例文帳に追加

使用者は、設定入力部１４を使って録音条件情報としてのビットレートや入力ビット数を設定し、その設定に伴ってＡＤＰＣＭ符号器３内部の各種パラメータを設定する。 - 特許庁

In an image encoding device 1, an encoding amount adding portion 18 accumulates an encoding amount of an arithmetic code D17 per bit plane encoded by an EBCOT portion 17, and an accumulated value is supplied to a control portion 19.例文帳に追加

画像符号化装置１において、符号量加算部１８は、ＥＢＣＯＴ部１７で符号化されたビットプレーン毎の算術符号Ｄ１７の符号量を累積し、累積値を制御部１９に供給する。 - 特許庁

To provide an image display apparatus of multi-gradation using a PWM (pulse width modulation) driving system capable of improving the degree of integration and current consumption characteristics by preventing an increase in PWM signals due to an increase in the bit number of data.例文帳に追加

データのビット数の増加によるＰＷＭ信号の増加を防止して、集積度及び電流消費特性を向上させ得るＰＷＭ駆動方式を利用した多階調の画像表示装置を提供する。 - 特許庁

In the case that the display device 33 of an operation box 34 performs display by 4-bit data, a main control part 24 respectively sends out the various kinds of signals for the display through signal lines L21-L28 to the display device 33.例文帳に追加

操作ボックス３４の表示装置３３が、４ビットデータで表示を行う場合、主制御部２４は、表示装置３３に信号線Ｌ２１〜Ｌ２８を介して、表示用の各種信号をそれぞれ送出する。 - 特許庁

This image-forming apparatus conserves print job information and bit map printing data from which the job was converted, compares information except item regarding processing after printing among conserved job information on a new printing demand, and job information conserved.例文帳に追加

また、動作条件などを含むすべてのジョブ情報が一致したときのみに高速処理を行うので、一致条件が厳しく、該当する印刷データがあるにもかかわらず高速処理を行わない場合があった。 - 特許庁

When adding each the residue value by the partial addition part, an increase of an arithmetic amount caused by a carry process in time of the addition is suppressed by converting it into the minimum bit number capable of expressing the residue value and outputting it.例文帳に追加

部分加算部で各剰余値を加算した際には、剰余値を表現できる最小ビット数に変換して出力することで、加算時の桁上がり処理に起因する演算量の増大を抑制する。 - 特許庁

The injector flag F is bit-flipped when a cycle number T1 subjected to increment at every computing cycle reaches an injection stop period cycle number limiter B set for protecting the injectors from thermal damage (S12, S14).例文帳に追加

このインジェクタフラグＦは演算周期毎にインクリメントされるサイクル数Ｔ１が、インジェクタを熱害から保護するために設定した噴射停止期間サイクル数リミッタＢに達したときビット反転される（Ｓ１２，Ｓ１４）。 - 特許庁

Encoding tables 4b and 4c are both composed of six table elements (Sk=0, 1, 2, 3, 4, and 5), and an encoding output Ck to an input bit pattern Dk and state information Sk+1 indicating a following state can be obtained.例文帳に追加

符号化テーブル４ｂ、４ｃは共に６つのテーブル要素Ｓk＝０、１、２、３、４、５）からなっており、入力ビットパターンＤkに対する符号化出力Ｃkと次の状態を示す状態情報Ｓk+1が得られる。 - 特許庁

The amount of drill bit cutting is kept small so that its rigidity is left strong, while, due to the chord shaped blade design, the known twist groove designing improves the situation in which a faulty discharge of chips is tend to occur, and problems of wear-out, and breakage problem.例文帳に追加

ドリルビット切削加工量が少ないので、剛性が強く、また、弦形設計により、公知のねじれ溝設計が排屑不良を発生しやすい情況、磨損、及び折損問題を改善する。 - 特許庁

The block consists of 12 sectors, when the block number is made "b_0b_1b_2b_3b_4b_5", the discrimination code can be made "00001", the position information bit string is made "0000b_0b_1b_2b_3b_4b_5" as a whole.例文帳に追加

ブロックが１２セクタからなり、ブロック番号を“ｂ_０ｂ_１ｂ_２ｂ_３ｂ_４ｂ_５”とした場合に、識別コードは“００００１”とすることができ、位置情報ビット列は全体として“００００１ｂ_０ｂ_１ｂ_２１ｂ_３ｂ_４ｂ_５”とされる。 - 特許庁

Next, [w_j] (j=t, t-1, ..., 1; t is the bit length of n) which is a binary notation of the calculation result is determined, and if [w_j] are all zeros, [1] is output and if not, [0] is output, as the logic calculation result.例文帳に追加

次に、当該計算結果を二進数表記した［ｗ_j］（ｊ＝ｔ，ｔ−１，・・・，１、ｔはｎのビット長）を求め、［ｗ_j］が全て０であれば［１］を、そうでなければ［０］を論理演算結果として出力する。 - 特許庁

The audio data correction part 50 when converting the data to the bit pattern with which no wrong decision is made converts the data to a pattern with which the conversion causes no auditory variation while taking human auditory characteristics into consideration.例文帳に追加

オーディオデータ補正部５０は、この誤判別を行なわないビットパターンを変換するときに、人間の聴覚的な特性を考慮して、変換によって聴覚的な変化が起こらないパターンへの変換を行なう。 - 特許庁

Although it may be a bit premature to talk about this, the bill for the amendment of the Financial Instruments and Exchange Act has already passed through the House of Representatives and the enactment thereof is expected to take place this week upon its passage through the House of Councillors. 例文帳に追加

少し気が早いのかもしれませんが、金融商品取引法の改正案について、既に衆議院の方では可決されて週内に参議院でも可決成立の見通しと言われております。 - 金融庁

At the time of read operation of a real memory cell, variation speed of the dummy bit line XDBL by the dummy memory cell DMC1 to the first logic level is delayed by the second logic level held in the second dummy memory cell DMC2.例文帳に追加

リアルメモリセルの読み出し動作時に、第１ダミーメモリセルＤＭＣ１によるダミービット線ＸＤＢＬの第１論理レベルへの変化速度は、第２ダミーメモリセルＤＭＣ２に保持された第２論理レベルにより遅くなる。 - 特許庁

The PR4 precoder 1200 performs the PR4 precoding after inserting one specific bit into the code sequence inputted from the encoder 1100 when the input code sequence includes a partial code composed of '0, 1, 1, 0'.例文帳に追加

ＰＲ４プリコーダ１２００は、符号器１１００から入力した符号列中に、「０,１,１,０」からなる部分符号列が含まれる場合には、入力した符号列に、所定の１ビットを挿入した上で、ＰＲ４プリコードする。 - 特許庁

Creation of a correction value with fluctuation depending on an occurrence probability of an omitted value is enabled, and incongruity and indistinctness generated due to the bit plane omission can be stably suppressed.例文帳に追加

切り捨てられた値の発生確率に応じたゆらぎを持って補正値を作成することが可能となり、ビットプレーンの切り捨てが行われたことによって生じる違和感や不明瞭感を安定的に抑制することができる。 - 特許庁

Allocation hardware does not allocate all instructions in the instruction packet at a time but allocates the instructions with the number to coincide with the number of usable functional units from each packet when no separation bit is set.例文帳に追加

割り当てハードウェアは、分割ビットが設定されていない場合、命令パケットの中のすべての命令を一度に割り当てるのではなく、使用可能な機能単位の数に一致する数の命令を各パケットから割り当てる。 - 特許庁

The control circuit stops application of the voltage VUX to the bit line BL connected to the selected memory cell MC determined to be in a low resistance state in one sensing operation, and executes the next sensing operation.例文帳に追加

制御回路は、１つのセンス動作において低抵抗状態であると判定された選択メモリセルＭＣに接続されたビット線ＢＬへの電圧ＶＵＸの印加を停止して次のセンス動作を実行する。 - 特許庁

The viewing control part 17 generates a bit error in the broadcast signal by changing an amplitude with respect to the broadcast signal of the specified channel when prohibiting the viewing of the broadcast by the specified channel.例文帳に追加

視聴制御部１７は、特定チャンネルの放送を視聴不可とする場合には、当該特定チャンネルの放送信号に対する振幅を変動させることにより、当該放送信号にビットエラーを生じさせる。 - 特許庁

At least one digital delay device column outputs a plurality of unit bits, by sequentially delaying an input bit corresponding to the digital input signal, and pre-processor sums an output of the at least one digital delay device column.例文帳に追加

少なくとも一つのデジタル遅延素子列がデジタル入力信号に該当する入力ビットを順に遅延して複数の単位ビットを出力し、前置プロセッサがデジタル遅延素子列の出力を加算する。 - 特許庁

The erase control circuit ERCN performs first erase operation control for setting the bit lines BL1 to BL4 corresponding to the memory cells to be erased in a floating state when there are many memory cells to be erased.例文帳に追加

消去制御回路ＥＲＣＮは、消去対象メモリーセルが多い場合には、消去対象メモリーセルに対応するビット線ＢＬ１〜ＢＬ４がフローティング状態に設定される第１の消去動作制御を行う。 - 特許庁

An output section 14B reads image data signals from the buffer 13B and if it is indicated by the start bit ST3 that it is the first pixel of the frame, the output section 14B transfers image data to the outside as image data of a new frame.例文帳に追加

出力部１４Ｂは、バッファ１３Ｂから画像データ信号を読み出し、スタートビットＳＴ３によってフレームの最初の画素であることが示されているときには、新たなフレームの画像データとして外部に転送する。 - 特許庁

To provide an optical recording medium which is less fluctuated in bit size and suppresses the fluctuation in recording characteristics, such as jitter and error rate, even against fluctuation in laser power and fluctuation in pulse width and can acquire a sufficient recording margin.例文帳に追加

レーザーパワーの変動やパルス幅変動に対してもピットサイズの変動が少なく、ジッターやエラー率等の記録特性の揺らぎを抑え、記録マージンを十分に獲得できる光記録媒体を提供する。 - 特許庁