Bit aの部分一致の例文一覧と使い方
該当件数 : 21670件
To provide an MTR (maximum transition run) encoding method, and MTR decoding method, an MTR encoder, and an MTR decoder which satisfy the restriction condition of consecutive on-bit and that of the DC component of a signal, and a magnetic recording device therefor.例文帳に追加
オンビット連続数の制約条件と信号の直流成分の制約条件の制約条件を同時に充足するMTR符号化方法、MTR復号方法、MTR符号器、MTR復号器及び磁気記録装置を提供する。 - 特許庁
Various equipment is controlled by a controller 81 and the bit-winning pattern on the display part 41 is controlled to be changed by the controller 81 so that the display part 41 can be turned into a ready-to-win condition with expectations.例文帳に追加
以上の各種機器の制御は制御装置81によってなされており、制御装置81により表示部41の大当り図柄を変更するように制御することで表示部41のリーチ状態への期待感を持たせることができる。 - 特許庁
A drill head DH mounted with a bit BT is connected to the tip of the drill pipe DP, and at rectilinearly excavating time, the length of the drill pipe DP projecting from the rigidity imparting pipe SP is shortened to enhance flexural rigidity.例文帳に追加
ドリルパイプDPの先端にはビットBTが取り付けられたドリルヘッドDHが接続されており、直線掘削をするときには前記剛性付与管SPから突出する前記ドリルパイプDPの長さを短くし、曲げ剛性を高くする。 - 特許庁
A data storage circuit is connected to the bit line, and when threshold voltage of 2^k pieces (k: natural number) are set to respective memory cells in the memory cell array, the data storage circuit has at least one static latch circuit storing write-in data and a plurality of dynamic latch circuits.例文帳に追加
データ記憶回路は、ビット線に接続され、メモリセルアレイ内の各メモリセルに2^k個(kは自然数)の閾値電圧を設定する場合、書き込みデータを記憶する少なくとも1つのスタティックラッチ回路と、複数のダイナミックラッチ回路とを有している。 - 特許庁
A conversion table storing part 31 preliminarily stores character code information corresponding to each bit column of characters, and a storage device 3 stores the character codes converted by using the conversion table and the separation information indicating the separating positions of the conversion result.例文帳に追加
変換テーブル記憶部31で、文字の各ビット列に対応する文字コード情報を予め記憶し、この変換テーブルを使用して変換された文字コード、および該変換結果の区切り位置を示す区切り情報を記憶装置3で格納する。 - 特許庁
When it is judged that the bit-inverted parallel data are received as following data, the judgement section transmits a signal indicating that the received following data are not to be temporarily stored, to the latch section and transmits a signal indicating that the bits are to be inverted, to the inversion section.例文帳に追加
判断部は、ビット反転したパラレルデータを、後続のデータとして受信したと判断した場合、受信した後続のデータを一時記憶しない旨の信号をラッチ部へ送信し、ビット反転する旨の信号を反転部へ送信する。 - 特許庁
To provide an imaging apparatus which provides an image signal of high definition (e.g., eight millions of pixels or more) and high gradation (e.g., 16-bit gradation), and still maintains a prescribed frame rate (e.g., 30/sec) when shooting a motion picture.例文帳に追加
高精細(例えば、800万画素以上)で、かつ、高諧調(例えば、16ビット諧調)の画像信号が得られながらも、動画を撮影する場合には、所定のフレームレート(例えば、30枚/秒)を維持することが可能な撮像装置を提供する。 - 特許庁
In the reference fail bit verification circuit and the nonvolatile semiconductor memory device including this circuit, the reference fail numbers in a first mode in which erasing voltage is increased stepwise and in a second mode in which erasing voltage is kept constant can be set so as to be different.例文帳に追加
基準フェイルビット確認回路及びこれを含む不揮発性半導体メモリ装置では、消去電圧が段階的に増加する第1モード及び消去電圧が一定に維持される第2モードでの基準フェイル数を異ならせて設定しうる。 - 特許庁
Since the printed wiring board 2 and this backboard 1 are firmly fixed by the guide pin 3, the printed wiring board 2 and the backboard 1 are not dislocated at boring work time, so that a problem of damaging a drill bit can be solved.例文帳に追加
また、プリント配線板2と裏板1とはガイドピン3により堅固に固定されるので、穴明け加工時にプリント配線板2と裏板1とが位置ずれを引き起こすことは無く、ドリルビットが破損する等の問題を解決することができる。 - 特許庁
A CPU of the transmission unit executes information transmission control (de-framing processing of data to be sent, resolution degrading processing and error correction bit reduction processing) to reduce an arithmetic processing quantity in the reception unit depending on a residual amount of the battery of the reception unit.例文帳に追加
送信ユニットのCPUは、受信ユニットのバッテリー残量に応じて、受信ユニットでの演算処理量を軽減するための情報送信制御(送信するデータのコマ落とし処理や、解像度落とし処理や、エラー訂正ビットの減少処理)を行う。 - 特許庁
A temporary range managing means 30 produces/ensures one temporary range on a 32-bit address space 50 to each data access processing program, and, manages information indicating correspondence between the data access processing program and an address of the temporary range.例文帳に追加
一時領域管理手段30は、32bitアドレス空間50上の一時領域を各データアクセス処理プログラムに対して1つ作成・確保し、当該各データアクセス処理プログラムと当該一時領域のアドレスとの対応を示す情報を管理する。 - 特許庁
An evaluating part 17 evaluates a bit error rate in the judgment output, and when the value is equal to or higher than reference, a control part 8 stops operations of the radio part and the path selecting part in order of an antenna branch in which the maximum value or average value of a signal to interference ratio is small.例文帳に追加
評価部17はその判定出力におけるビット誤り率を評価し、その値が基準以上であるときに、制御部18が信号対干渉比の最大値又は平均値が小であるアンテナブランチから順に無線部及びパス選択部の動作を停止させる。 - 特許庁
Eight-bit data set with dip switches are repeated in the form of a serial signal by the INMARSAT satellite from an HSD model and the INMARSAT communication control unit and sent to a shore station which provides transfer service and the data transferred from it are converted into a parallel signal to make 8 LEDs illuminate.例文帳に追加
ディップスイッチで設定した8ビットのデータをシリアル信号にしてHSDモデムおよびインマルサット通信制御ユニットよりインマルサット衛星を中継して、転送サービスを行う海岸局へ送信し、そこから転送されてきたデータをパラレル信号にして8個のLEDを点灯させる。 - 特許庁
The algorithm variable type encryption device comprises a round function for executing prescribed processing for two or more times, and the round function comprises a part where the algorithm varies and a part where it is fixed at all times corresponding to input key bit information.例文帳に追加
所定の処理を複数回実行するラウンド関数から構成されるアルゴリズム可変型暗号装置であって、前記ラウンド関数が、入力される鍵ビット情報に応じて、アルゴリズムが可変する部分と常に固定の部分とから構成されるアルゴリズム可変型暗号装置である。 - 特許庁
Since a test of the ADC 4 is performed within the ADC test circuit and a test result is output from the comparator 5 as a 1-bit Flag signal, none of conversion output signals of the ADC 4 is required to be output to the outside of the ADC test circuit for the ADC test.例文帳に追加
ADCテスト回路内でADC4のテストを行って、テスト結果を比較部5から1ビットのFlag信号として出力するため、ADCテストを目的として、ADC4の変換出力信号をすべてADCテスト回路の外部に出力しなくて済む。 - 特許庁
Data are distributed among the channels of the asynchronous data subscriber loop (ADSL) communications system in accordance with an adaptive algorithm which from time to time measures the signal to noise ratio of the various channels and finds a margin for each channel dependent on achievement (where possible) of a given bit error rate and a desired data transmission rate.例文帳に追加
種々のチャンネルの信号対ノイズ比を時々測定し、所定のビット誤り率及び所望のデータ伝送レートの(可能な)実現性に依存して各チャンネルに関するマージンを求める適応アルゴリズムに従って、非同期データ加入者ループ(ADSL)通信システムのチャンネル間にデータを分配する。 - 特許庁
The transmission and received signals include a plurality of pilot bits whereby the BTS 10 (MS20) takes synchronization of the first frame and a transmission power control bit whereby the BTS 10 (MS20) requests the adjustment of a second transmission power when the BTS 10 (MS20) transmits the second frame to the MS20(BTS10).例文帳に追加
送信信号及び受信信号は、BTS10(MS20)が第1フレームの同期を取るための複数のパイロットビットと、BTS10(MS20)がMS20(BTS10)に第2フレームを送信するときの第2送信電力の調整を求める送信電力制御ビットとを含む。 - 特許庁
To provide a water hosepipe which has the same mechanical characteristics as those of a vulcanized rubber which is obtained by using a conventional ethylene/α-olefin non-conjugated diene copolymer rubber with maintaining an excellent balance between the residual compressional stress ratio available as an index of the shape retentive characteristics and the BIT available as the blendability.例文帳に追加
形状保持特性の指標となる残存圧縮応力率と混練性の指標となるBITのバランスに優れつつ従来のエチレン−α−オレフィン−非共役ジエン共重合ゴムを用いて得られる加硫ゴムと同等の力学特性を有する水系ホースを提供する。 - 特許庁
A directory information restoration circuit 115 extracts directory information from memory block data and inserted ECCs, executes an ECC check on every data word and a parity check on the directory information, and according to the results, executes a one-bit correction in one data word in the memory block.例文帳に追加
ディレクトリ情報復元回路115は、メモリブロックデータおよび盛り込み済ECCからディレクトリ情報を抽出し、データワード毎のECCチェックおよびディレクトリ情報のパリティチェックを行い、この結果に従ってメモリブロック内の1データワードにおける1ビット訂正を行う。 - 特許庁
To allow appropriate content data to be automatically selected depending on operation environment when a recording medium is reproduced, in which a plurality of content data having the same content are recorded as data encoded in different bit rates, so that reproduction is performed appropriately for a user.例文帳に追加
同一内容のコンテンツデータが、異なるビットレートで符号化されたデータとして複数記録されている記録媒体に対して再生を行う際に、動作環境に応じて自動的に適切なコンテンツデータが選択され、ユーザーにとって適切な再生動作が行われるようにする。 - 特許庁
The system is provided with the multi-media server for storing and outputting a data stream with a high bit rate which is typical in picture information and the client of CSS which has a function for requesting the output of the data stream to the multi-media server, storing the received data stream and simultaneously displaying it.例文帳に追加
画像情報に代表される高いビットレートのデータストリームを蓄積・出力するマルチメディアサーバと、マルチメディアサーバに対してデータストリームの出力を要求し、受信したデータストリームを蓄積すると同時に表示する機能を有するCSSのクライアントとを備える。 - 特許庁
To reduce a problem wherein bit variation varying for every continuously sent input data causes power consumption to increase due to switching increase in data writing to or reading from a storage device or the like, or causes interference between signal lines on a transmission line.例文帳に追加
連続的に送られてくる入力データのデータ毎に変化するビット変化に基因して記憶装置等へのデータ書込みや読出し時にスイッチング増大によって消費電力が増大したり、伝送路上の信号線間で干渉が生じる不具合を低減することを可能とすること。 - 特許庁
Data processing means 13, 22 execute a process adapted to an encryption system for encrypting all or part of fixed-length bit streams corresponding to a header and user data contained in a compressed stream of data under communication, and data communication means 14, 21 communicate encrypted data.例文帳に追加
データ処理手段13、22が通信対象となるデータの圧縮ストリームに含まれるヘッダ及びユーザデータの部分に相当する固定長ビットストリームの全部又は一部を暗号化する暗号化方式に対応した処理を実行し、データ通信手段14、21が暗号化データを通信する。 - 特許庁
In the cross-section along a region between word lines 8 and 8, a trench isolation oxide film 2 is formed on the surface of a semiconductor substrate 1 and source liens 3a and 18a and bit lines 3b and 18b are formed in an element forming region between the trench isolation oxide films 2.例文帳に追加
ワード線8とワード線8とによって挟まれた領域に沿った断面において、半導体基板1の表面にトレンチ分離酸化膜2が形成され、そのトレンチ分離酸化膜2によって挟まれた素子形成領域にソース線3a、18aとビット線3b、18bが形成されている。 - 特許庁
Further, a first bit of the signal indicates whether a first subframe allocation pattern of synchronized subframes per radio frame in the first base station equals a second subframe allocation pattern of synchronized subframes per radio frame for all base stations of the set of base stations.例文帳に追加
更に、信号の第1のビットは、第1の基地局内のラジオフレーム当たりの同期化されたサブフレームの第1のサブフレーム割り当てパターンが、一組の基地局の全ての基地局のためのラジオフレーム当たりの第2の同期化されたサブフレームのサブフレーム割り当てパターンと等しいか否かを示す。 - 特許庁
Digital data outputted from the A/D converter 62 are defined in a signal comparing part 70 connected to the output of the converter 62 based on the majority of respective 4-bit digital data obtained as respective results of A/D conversion of several times.例文帳に追加
そして、A/D変換器62の出力に接続する信号比較部70に、それら複数回のAD変換が行われた結果としてそれぞれ得られた4ビットディジタルデータ同士の多数決に基づいて、A/D変換器62による出力としてのディジタルデータを確定する。 - 特許庁
A vertical magnetic recording medium can be realized, which is capable of forming a fine bit pattern without influencing on recording process of a vertical magnetic film of an upper layer at the time of recording by adopting the granular structure in which such soft magnetic particulates are dispersed.例文帳に追加
このような軟磁性粒子を分散させたグラニュラー構造とすることにより、記録の際に、上層の垂直磁性膜の記録過程に影響を及ぼすことがなく、微細なビットパターンを形成することが可能な垂直磁気記録媒体を提供することが可能である。 - 特許庁
To obtain a variable-length encoded data processor which is capable of more efficiently processing coupling of divided output data in connection positions in a prescribed unit processing time than the conventional processor when dividing variable-length encoded data by a prescribed bit length for every prescribed unit processing to obtain divided output data.例文帳に追加
所定の単位処理毎に可変長符号化データを所定ビット長に分割して分割出力データを得る際、上記所定の単位処理間における連接箇所の分割出力データの結合を従来より効率的に処理可能な可変長符号化データ処理装置を得る。 - 特許庁
An AD conversion circuit 1 of an embodiment includes: a successive approximation AD conversion section 11 having a successive approximation register 111 in which values are fixed in sequence from the most significant bit; and a conversion result register 12 to which the preceding conversion result of the successive approximation AD conversion section 11 is written.例文帳に追加
実施形態のAD変換回路1は、最上位ビットから順次値が確定する逐次比較レジスタ111を有する逐次比較AD変換部11と、逐次比較AD変換部11の前回の変換結果が書き込まれた変換結果レジスタ12とを備える。 - 特許庁
A voltage selecting circuit 3000 selects and outputs a plurality of kinds of voltage generated by a power source circuit 4000 to each voltage supply line 210-240, one side of potential of the non-selection word voltage supply line 240 and the non-selection bit voltage supply line 220 out of them is outputted fixedly.例文帳に追加
電圧選択回路3000は、電源回路4000が発生する複数種の電圧を各電圧供給線210〜240に選択出力し、そのうち、非選択ワード電圧供給線240および非選択ビット電圧供給線220の一方の電位を固定出力する。 - 特許庁
This signal transmission system is provided with a signal transmission channel which transmits data without precharging for each bit, by removing intersymbol interference components caused by previous data, and a means for removing the intersymbol interference components of a signal transmitted through the signal transmission channel.例文帳に追加
前のデータによって引き起こされる符号間干渉成分を取り除くことにより、プリチャージをビットごとに行うことなくデータを伝送するようにした信号伝送路と、該信号伝送路を介して伝えられる信号の符号間干渉成分を取り除く手段とを備えるように構成する。 - 特許庁
The present invention utilizes hierarchical coding data transfer, divides video data into a full-time reception layer of low bit rate and a layer-added-on-viewing for improving video quality, and distributes data of a required minimum layer for video configuration as the full-time reception layer to an all channel receiver.例文帳に追加
本発明は、階層符号化データ転送を利用し、映像データを低ビットレートの常時受信階層と、映像品質を向上させる視聴時追加階層に分割し、常時受信階層として、映像構成に必要最低限の階層のデータを、全チャネル受信装置まで配信する。 - 特許庁
The present invention calculates a characteristic curve indicating the strength of the deblocking filter using a data amount Bit rate per unit time as a variable from difficulty Mad of intra coding and difficulty Sad of inter coding and calculates the strength y (α,β) of the blocking filter from the characteristic curve.例文帳に追加
本発明は、イントラ符号化の困難度Madとインター符号化の困難度Sadとから、単位時間当りのデータ量Bit rateを変数にしてデブロッキングフィルタの強度を示す特性曲線を計算し、この特性曲線からデブロッキングフィルタの強度y(α、β)を計算する。 - 特許庁
The digital information carrier is used comprising a plurality of image objects as components including a cluster information carrier composed of two or more image objects, wherein a bit data are associated with the relative relation of the two or more image objects of the components.例文帳に追加
複数の画像オブジェクトを構成要素として備え、2個以上の画像オブジェクトによって構成されるクラスター情報坦体を含み、構成要素となる当該2個以上の画像オブジェクトの相対的関係にビットデータが対応付けられてなるデジタル情報坦体を用いた。 - 特許庁
An arithmetic system 11 to 13 performs correlation processing on each digital signal in the transmitting system and the receiving system and, when a propagation distance of the radar wave is reached which makes an attenuation of the power of the received signal a constant value, controls the correction of data value by controlling a bit shift amount at the time of data output.例文帳に追加
演算系(11〜13)は、送信系と受信系における各デジタル信号の相関処理を行い、受信信号の電力の減衰量が一定の値となるレーダー電波の伝搬距離に達した時、データ出力時のビットシフト量を制御することによりデータ値の補正を制御する。 - 特許庁
The parallel process part 130 calls the operation part 150 of the parallel compression function to form a plurality of compressed bit sequences h_i on the basis of an input massage M input by the message input part 110 and a parallel hash key K_1 input by a hash key input part 120.例文帳に追加
並列処理部130は、メッセージ入力部110が入力した入力メッセージMと、ハッシュ鍵入力部120が入力した並列ハッシュ鍵K_1とに基づいて、並列圧縮関数演算部150を呼び出して、複数の圧縮ビット列h_iを生成する。 - 特許庁
To provide a decimation bandpass filter which outputs signals having high bit accuracy to an AGC circuit and has a simple constitution, without increasing the hardware scale and electric current of the filter by decimating the output of a bandpass ΔΣAD converter which has an AGC function and enabling the converter to make accurate AGC control.例文帳に追加
AGC機能を有するバンドパス型ΔΣAD変換器の出力のデシメーションを行い、さらに、正確なAGC制御が行えるように、ビット精度の高い信号をAGC回路に出力するデシメーションバンドパスフィルタをハード規模、電流を増大させることなく、簡単な構成で実現する。 - 特許庁
The decoder 1 decodes objective 8-bit data, composed of one or a plurality of codes, using a decoding table showing the objective data, corresponding to decoding data composed of one or a plurality of run-length codes which correspond to codes contained in the objective data.例文帳に追加
復号装置1は、1又は複数の符号コードからなる8ビットの復号対象データに、この復号対象データに含まれる符号コードに夫々対応する1又は複数のランレングスコードからなる復号データを対応させる復号テーブルを用いて復号処理を行う。 - 特許庁
A receiving part includes a receiving data generation section that generates receiving data by performing exclusive OR operation between optional first data in the serial data sent after being subjected to exclusive OR operation from a data transmitter, and second data subjected to exclusive OR operation immediately before one bit from the first data.例文帳に追加
受信部は、データ送信機から排他的論理和演算して送られたシリアルデータにおける任意の第1データと、該第1データの1ビット直前に排他的論理和演算を行った第2データとの排他的論理和演算を行って受信データを生成する受信データ生成部を有する。 - 特許庁
A difference signal between an input signal and a delay signal resulting from delaying the input signal by one bit or less of data is amplified by differential amplification circuits 2A, 2B, and 2C, and outputs of differential amplification circuits 2A, 2B, and 2C are input to hysteresis comparison circuits 3A, 3B, and 3C respectively and are compared with a threshold.例文帳に追加
入力信号と該入力信号をデータの1ビット以下だけ遅延した遅延信号との差信号を差動増幅回路2A,2B,2Cで増幅し、該差動増幅回路2A,2B,2Cの出力をそれぞれヒステリシス比較回路3A,3B,3Cに入力し、しきい値と比較する。 - 特許庁
When decoding a bit stream of encoded image data externally received and storing the decoded stream to a frame memory 101, an image signal decoding section 102 complements regions causing an error by using a past decoded image signal existing in the frame memory 101 to apply concealment processing to the image data.例文帳に追加
画像信号復号部102は外部から入力される符号化された画像データのビットストリームを復号してフレームメモリ101に格納する際に、エラーが生じた領域をフレームメモリ101に存在する過去の復号画像信号を用いて補完して隠蔽処理を行う。 - 特許庁
Data entered from an input data line DIN is written via write selectors WSLC1... and a write bit line WBITI into a memory cell where column select signals CA1.. are at H levels among memory cells CELL (1, n)... of a row selected by write word lines WWL1... .例文帳に追加
ライトワードラインWWL1…によって選択された行のメモリセルCELL(1,n)…のうち、カラムセレクト信号CA1…がHレベルのメモリセルには、入力データラインDINから入力されたデータがライトセレクタWSLC1…およびライトビットラインWBIT1を介して書き込まれる。 - 特許庁
The source electrode includes an adhesive part formed separately from the gate electrode and connected to the bit line, a moving part formed to extend from the adhesive part and separately from the gate electrode, and a source electrode having a projected part extended from the moving part and constituted of dimples of the moving part.例文帳に追加
ソース電極は、ゲート電極から離隔して形成されビットラインそれぞれに接続した付着部、該付着部から延びて形成されゲート電極から離隔して形成された移動部、及び、該移動部から延びており該移動部のディンプルにより形成された突起部を有するソース電極と、を備える。 - 特許庁
During reading, a word line is activated by applying a voltage which is proportional to the potential on all crossing bit lines corresponding to the voltage, and data stored in the cells connected to this active word line are determined by detecting electric charge values of the cells in a detection means.例文帳に追加
読み取り中にはワード・ラインが電圧を与えることでアクティブ化され、この電圧は電圧に対応する全ての交差ビット・ライン上の電位に比例し、このアクティブ・ワード・ラインに接続されたセル内に格納されたデータは、そのセルの電荷値を検出装置で検出して決定される。 - 特許庁
Thus, since it is not required to designate a bit location when an optional block is read from the flash ROM 3 and a JPEG expansion block 18 needs no DC value at the head of the other block at its expansion, the image processing apparatus can decode the compressed data of a block singly in the block.例文帳に追加
従って、フラッシュROM30から任意のブロックを読み出す際にビット位置を指定する必要がなく、また、JPEG伸張ブロック18での伸張時に他のブロックの先頭の直流値を必要としないため、ブロック単独でそのブロックの圧縮データを復号することができる。 - 特許庁
Prior to transmitting the data frames (110), a transmit synchronizer (120) synchronizes data frames (110) aligned in the same position in different parallel channels (170A-P), by inserting a common bit (160) from a repeating PN synchronization sequence into the aligned data frames (110).例文帳に追加
データフレーム(110)を伝送する前に、送信シンクロナイザ(120)は、繰り返すPN同期化シーケンス(150)からの共通ビット(160)を前記整列されたデータフレーム(110)に挿入することによって、異なる並列チャンネル(170A−P)における同一位置に整列されたデータフレーム(110)を同期化する。 - 特許庁
To provide a device for embedding information into an acoustic signal, having improved information embedding efficiency and hardly causing incorrect detection even when misalignment occurs at an extraction side, by embedding either of bit values into a frame with a small signal component.例文帳に追加
信号成分の小さいフレームに対してビット値のどちらかを埋め込むことにより、情報の埋め込み効率を高めるとともに、抽出側で位置ずれが発生しても誤検出が起こりにくくすることが可能な音響信号に対する情報の埋め込み装置を提供する。 - 特許庁
The communication system stores information on packet data in each buffer descriptor included in a plurality of buffer descriptors 66 in which information is stored on a packet data received or to be transmitted via a communication channel, and verifies the flag bit of the buffer descriptor currently being accessed.例文帳に追加
通信システムは、通信チャンネルを介して受信又は送信するパケットデータに関する情報を貯蔵している多数個のバッファディスクリプタ66、バッファディスクリプタの各々にパケットデータに関する情報を貯蔵し、現在アクセスしているバッファディスクリプタの標識ビットを確認する。 - 特許庁
A selector 25 selects an interpolation value among interpolation values E1-E4 received from averaging circuits 21-24 closest to the pixel value E (true value) received from the sample delay circuit 7 and outputs a direction bit (in 2 bits) denoting a selected interpolation value to an output terminal 31.例文帳に追加
セレクタ25は、平均化回路21乃至24から入力された補間値E1乃至E4のうちの、サンプル遅延回路7から入力される画素値E(真値)に最も近いものを選択し、選択した補間値を示す方向ビット(2ビット)を出力端子31に出力する。 - 特許庁
By installing the electromagnetic wave shielding layer, direct irradiation of electromagnetic waves to a word line, a plate line and a bit line in the memory cell region is precluded, so that change of storing state which is caused by the application of an unexpected electric field to the ferroelectric substance capacitor in the memory cells can be prevented.例文帳に追加
かかる電磁波シールド層を設けることにより、メモリセル領域内のワード線、プレート線、ビット線などに電磁波が直接照射されることはなくなり、従って、予期しない電界がメモリセル内の強誘電体キャパシタに印加されて記憶状態が変化するのを防止することができる。 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|