「Bit plane」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

On the surface of the magnetic layer number of recessed parts having depth of ≥1/3 of a minimum recording bit length is ≤100 pieces/10,000 μm^2 and a central plane average roughness SRa is ≤6.0 nm.例文帳に追加

前記磁性層表面に存在する最小記録bit長の１／３以上の深さを有する凹みの数は１００個／１００００μｍ^2以下であり、かつ前記磁性層表面の中心面平均粗さＳＲａが６．０ｎｍ以下である。 - 特許庁

To provide a method for executing context based binary arithmetic encoding accompanied with stochastic bit reshuffling for enhancing MPEG-4 fidelity grain size expansion/reduction possibility based on bit plane encoding.例文帳に追加

本開示は、ビットプレーン符号化に基づく、ＭＰＥＧ−４精細粒度拡大縮小可能性（ＦＧＳ）を改善するための、確率論的ビットリシャッフリング方法を伴う、文脈ベースのバイナリ算術符号化を実行する方法に関する。 - 特許庁

A rotary lever 8 for shifting rotational transmission to a bit is formed with a chamfering part 52 and a slide lever 9 for switching over driving action to the bit is formed with a cutout part 53 and a plane surface 54 conforming to the rotary lever 8.例文帳に追加

ビットへの回転伝達を切り換える回転レバー８には面取部５２が形成され、ビットへの打撃作動を切り換えるスライドレバー９には、回転レバー８に合致する切欠部５３と平面部５４とが形成される。 - 特許庁

After pocket injection 1a by an injection angle inclined with respect to the normal direction of the principal plane of the semiconductor substrate 101, bit line injection is carried out along the normal direction of the principal plane of the semiconductor substrate 101.例文帳に追加

次に、半導体基板１０１の主面の法線方向に対して傾斜した注入角度でポケット注入１ａを行った後、半導体基板１０１の主面の法線方向に沿ってビットライン注入を行う。 - 特許庁

The memory plane 110 to which at least one memory cell is connected, includes: the plurality of bit lines BL extending along the bit line direction B; a plurality of memory cell areas 111 to 114 prepared with at least one bit line BL; and a plurality of sub-latch circuits SUBLAT prepared for each multiple memory cell areas 111 to 114.例文帳に追加

メモリプレーン１１０は、少なくとも１つのメモリセルが接続されており、ビット線方向Ｂに沿って延びる複数のビット線ＢＬと、少なくとも１つのビット線ＢＬが設けられた複数のメモリセルエリア１１１〜１１４と、複数のメモリセルエリア１１１〜１１４毎に設けられた複数のサブラッチ回路ＳＵＢＬＡＴとを備える。 - 特許庁

The data of the third selected color are similarly separated, the obtained position data D2, D5, D7, D9 are subjected to run length conversion, coded and the remaining image data D4 are subjected to bit plane decomposition and run length conversion and coded.例文帳に追加

3色目も同様に分離し、得られた位置データD2，D5，D7，D9はランレングス変換後、符号化し、残存画像データD4はビットプレーン分解してから、ランレングス変換、符号化される。 - 特許庁

A bit line 21 for supplying a current for applying a magnetic field to the TMR element 18 is formed off the position right above the TMR element 18 in plane.例文帳に追加

ＴＭＲ素子１８に磁界を印加するための電流が流されるビット線２１が、ＴＭＲ素子１８の直上の位置から平面的にずれた位置に形成されている。 - 特許庁

To provide an in-plane magnetic recording medium having a high medium S/N, free from problem in overwrite characteristics and an excellent bit error rate and sufficiently stable to thermal fluctuation.例文帳に追加

高い媒体S/Nを有し、オーバーライト特性に問題なく、ビットエラーレートに優れ、かつ熱揺らぎに対しても十分に安定な面内磁気記録媒体を提供する。 - 特許庁

A code stream feature amount extraction unit 20 outputs a first vector calculated based on the zero bit plane number for each code block extracted by analyzing the code stream.例文帳に追加

コードストリーム特徴量抽出部２０は、コードストリームを解析して抽出されたコードブロック毎のゼロビットプレーン数に基づき算出された第１のベクトルを出力する。 - 特許庁

Further, composited position information denoting the bit plane with the attached image data composited therewith and the attached image data are embedded to a tag of the generated compression encoding sequence (information embedding means 33).例文帳に追加

また、生成した圧縮符号列のタグに、付加画像データを合成したビットプレーンを示す合成位置情報と付加画像データとを埋め込む（情報埋め込み手段３３）。 - 特許庁

An extended hierarchy encoding processing means 2 conducts bit plane encoding processing for a remainder image 14 showing difference between the original image 11 and a decoded image of the basic hierarchy.例文帳に追加

拡張階層符号化処理手段２は、原画像１１と基本階層の復号画像の差分である残差画像１４に対してビットプレーン符号化処理を行う。 - 特許庁

To provide an image encoder and an image encoding method that can efficiently decide a priority ranking of bit plane coding so as to enhance the encoding efficiency.例文帳に追加

ビットプレーン符号化の優先順位を効率的に定めて符号化効率を向上せしめる画像符号化装置および画像符号化方法を提供する点にある。 - 特許庁

An input digital image is decomposed into sub bands each having sub band coefficients, and the sub band coefficients are quantized to obtain a quantization output value and form a bit plane.例文帳に追加

入力ディジタル画像を複数のサブバンド係数を有する複数のサブバンドへ分解し、サブバンド係数を量子化し、量子化出力値を得、ビット平面を形成する。 - 特許庁

To reduce time or power required for various kinds of processing, such as encoding, of the unit of a bit plane by processing only required data in the relevant processing.例文帳に追加

符号化などをはじめとするビットプレーン単位の各種の画像処理において、必要なデータのみを処理することで当該処理に必要な時間や電力を削減すること。 - 特許庁

To provide a liquid crystal device and its driving method which is simple while securing a sufficient bit plane time and prevented from deteriorating in display due to impurity ions.例文帳に追加

十分なビットプレーン時間を確保しつつ、簡単でかつ不純物イオンによる表示劣化の起こらない液晶素子の駆動方法、及びその液晶素子を提供すること。 - 特許庁

Since some colors are typically allocated by other programs, most eight-bit-plane displays will probably be limited to eight colors when using double buffering. -faces例文帳に追加

一般には他のプログラムが色をアロケートすることがあるので、8ビットプレーンのディスプレイのほとんどでは、ダブルバッファを使う際には表示色が8色に制限されてしまうだろう。 - XFree86

In the programming method, the memory cells belonging to each layer of a YZ plane are programmed to multi-bit data by a shadow program system and when the memory cell in N-th layer (where N is 1 or constant number larger than 1) of the YZ plane is programmed, remaining memory cells of an XZ plane corresponding to the N-th layer are programmed before memory cells of other layers of the YZ plane are programmed.例文帳に追加

本発明のプログラム方法によると、シャドープログラム方式によってＹＺ平面の各層に属したメモリセルがマルチビットデータにプログラムされ、ＹＺ平面のＮ番目の層（ここで、Ｎは１、またはそれより大きい定数）のメモリセルがプログラムされる場合、ＹＺ平面の他層のメモリセルがプログラムされる前にＮ番目の層に対応するＸＺ平面の残りのメモリセルがプログラムされる。 - 特許庁

The electronic watermark detecting method is a method to be implemented for image data in accordance with a configuration at an electronic watermark verifying side and includes the steps of extracting ID information embedded in image data according to the electronic watermark embedding method and specifying the bit plane in which the data are embedded, and extracting the data from the specified bit plane.例文帳に追加

電子透かし検出方法は、電子透かし検証側の構成によって画像データに対して実行される方法であって、前記電子透かし埋め込み方法によって画像データに埋め込まれたＩＤ情報を抽出し、データが埋め込まれているビットプレーンを特定するステップと、特定したビットプレーンからデータを抽出するステップとを有する。 - 特許庁

Data of the color picture pattern block are compressed by the color 24-bit jpeg method (120), data of the monochromatic picture pattern block and the monochromatic background block are compressed by the monochromatic 8-bit jpeg method (128, 134), and the compressed data are assembled with a background layer in the multilayer format as other picture plane data (158, 160).例文帳に追加

カラー絵柄ブロックのデータはカラー用の24ビットjpeg形式方式で圧縮し(120)、モノクロ絵柄ブロック及びモノクロ下地ブロックのデータはモノクロ用の８ビットjpeg形式で圧縮し(128,134)、別の画像プレーンのデータとして多層フォーマットにおけるバックグラウンド層に組み込む(158,160)。 - 特許庁

Also, the plurality of unit cells are disposed in the plane shapes of hexagons, and the plane shapes of the unit cells are turned to be hexagons, and in a method for wiring bit wires 8 in a cell array where the plurality of unit cells are integrated, the cell array configured by connecting the adjacent unit cells is provided.例文帳に追加

又多数の単位セルを六角形の平面形状に配置し、単位セルの平面形状を六角形とし、多数の単位セルが集積されたセル・アレイ内のビット線８の配線方法に於いて、隣接の単位セル間を接続して成るセル・アレイを有する。 - 特許庁

To provide an SIMD(Single Instruction Multiple Data) type image processor that realizes an arithmetic processing by an X-branch tree for a bit plane consisting of some bits in a plurality of data according to one instruction.例文帳に追加

１つの命令で、複数のデータ中の或るビットで構成されるビットプレーンに対するＸ分木による演算処理を実現するＳＩＭＤ型情報処理装置を提供する。 - 特許庁

A parameter generating section 105 generates parameters indicating the features of each code block on the basis of information supplied from a code block forming section 103 and a bit plane developing section 104.例文帳に追加

パラメータ生成部１０５は、コードブロック化部１０３およびビットプレーン展開部１０４から供給される情報に基づいて、各コードブロックの特徴を表すパラメータを生成する。 - 特許庁

To improve a compression ratio of predicted images with reducing a processing amount related to motion search and motion compensation, and achieve parallel processing for every bit plane.例文帳に追加

動き探索や動き補償に係る処理量を軽減しながら、予測画像の圧縮率の向上をはかることができ、ビットプレーン単位の並列処理を実現することができるようにする。 - 特許庁

The lower electrode 21 is provided on a plane parallel to the surface of the substrate 11 at a position shifted in a direction approaching the bit contact electrode BC from immediately above the node contact electrode NC.例文帳に追加

下部電極２１は、基板１１の表面に平行な面内においてノードコンタクト電極ＮＣの直上からビットコンタクト電極ＢＣに近づく方向にずれた位置に設けられている。 - 特許庁

A received digital image is decomposed, to obtain sub bands each having sub band coefficients, quantized to obtain a quantized output with each sub band coefficient and a bit plane is formed.例文帳に追加

入力ディジタル画像を分解し夫々複数のサブバンド係数を有する複数のサブバンドを得、量子化し、各サブバンド係数の量子化出力値を得、ビット平面を形成する。 - 特許庁

The XCopyPlane function uses a single bit plane of the specified source rectangle combined with the specified GC to modify the specified rectangle of dest.例文帳に追加

関数XCopyPlaneは、指定したコピー元の長方形領域の1つのビットプレーンを用いて、指定したコピー先の長方形領域を書き換える。 コピー元の領域は、指定した GC に結びつけられている。 - XFree86

In the printer comprising a means for converting input data into intermediate data, and a means for creating a bit map and an attribute plane from the intermediate data and its attributes, a method for compressing the bit map according to attribute information and a means for switching the compression rate are provided.例文帳に追加

入力データを中間データに変換する手段と、中間データとその属性からビットマップと属性プレーンを生成する手段とを備える印刷装置において、ビットマップを圧縮する際に、属性情報に従って圧縮方法、圧縮率を切り替える手段を備える。 - 特許庁

Then a context computing element 28 uses 4 bits of the stripe for context determining processing unit and carries out the context determining processing of each bit of the bit plane by using a symbol, path information and significant information obtained by the path computing element 26 to carry out the context determining processing of 4 bits of the stripe.例文帳に追加

そして、コンテクスト演算器２８により、ストライプの４ビットをコンテクスト決定処理単位として、シンボル、パス演算器２６で得られるパス情報及び有意情報を用いて、ストライプの４ビットのコンテクスト決定処理を同時に行うことにより、ビットプレーンの各ビットのコンテクスト決定処理を行う。 - 特許庁

To provide an SIMD(Single Instruction Multiple Data) arithmetic unit that realizes plane data by each bit position of each of data from a data stream utilized for image compression coding by one instruction so as to considerably reduce the calculation time.例文帳に追加

画像圧縮符号化する際に活用されるデータ列から各データのビット位置毎のプレーンデータを生成することが１命令によって実現できるようになり、計算時間を大幅に短縮させる。 - 特許庁

Namely, the soft decision information calculating unit 250 uniformly calculates the LLR using the same operation expression for the same bit, regardless of a region, to which the received symbol belongs, on an IQ plane.例文帳に追加

すなわち、軟判定情報算出部２５０は、受信シンボルがＩＱ平面上において属する領域に関わらず、同一のビットについては同一の演算式を用いて画一的にＬＬＲを算出する。 - 特許庁

In a data processing apparatus, multi-valued data of 8 bits is stored into a memory 50 by 4 pieces per one word, then multi-valued data of 4 by 4=16 pieces is taken on a single processing unit (a processing block) of a bit plane coding.例文帳に追加

メモリ５０には、８ビットの多値データが１ワードにつき４個ずつ格納されており、４×４＝１６個の多値データでビットプレーン符号化のひとつの処理単位（処理ブロック）をなしているとする。 - 特許庁

Concerning this method, device independent bit maps('DIB') are combined so as not to generate the artifact caused by macro engineering for image improvement 16 and made into plane to be plotted on a print page.例文帳に追加

本発明は、画像向上(16)のための大域的技法によるアーティファクトが生じないように、デバイスに依存しないビットマップ("DIB")を合体して、印刷ページに描写するための画像にする方法に関連する。 - 特許庁

In this case, an outer shape of a drill bit 21 of the drill 20 can be changed between a first outer shape tapered toward a lower end, and a second outer shape having a lower end formed as a horizontal plane.例文帳に追加

ここで，ドリル２０のドリルビット２１は，下端に向かうにつれて先細りとなる形状をなす第１外形と，下端が水平な面をなす第２外形との間で外形が変更可能である。 - 特許庁

An image incorporation system having two dimensional plane which is supporting a camera and an image is calibrated based on a set parameter of a reference bit map set parameter which is simulated based on the image to be acquired and an image.例文帳に追加

取り込まれる画像および画像に基づくシミュレートされた基準ビットマップの設定パラメーターに基づき、カメラと画像を支持する二次元面を有してなる画像取り込みシステムを較正する。 - 特許庁

When demodulating bits in a part of a 64QAM modulated signal, in accordance with the area on an IQ plane where a point of the relevant reception signal exists, a partial bit determination unit 509, 512 changes which bits in a bit string of 6 bits constituting one symbol are to be demodulated as partial bits.例文帳に追加

部分ビット判定部５０９、５１２は、６４ＱＡＭ変調された変調信号の一部のビットを復調するにあたって、当該受信信号点がＩＱ平面上でのどの領域に存在するかに応じて、１シンボルを構成する６ビットのビット列うちの何番目のビットを部分ビットとして復調するかを変更する。 - 特許庁

The lossless audio encoding method includes the stages of: converting an audio signal in a time domain into an audio spectral signal; mapping the audio spectral signal in the frequency domain to a bit plane signal according to its frequency; and losslessly encoding binary samples of bit planes using a probability model determined according to a predetermined context.例文帳に追加

符号化方法は、時間領域のオーディオ信号を周波数領域信号に変換し、周波数領域のオーディオ信号を周波数に応じてビットプレーン信号にマッピングし、ビットプレーンを構成する二進サンプルに対し、所定のコンテキストを利用して決定された確率モデルを介して無損失符号化する段階とを含む。 - 特許庁

A multivalued bitmap is generated following a drawing instruction (S3), and an attribute bitplane having a plane for drawing area determination corresponding to the attribute of an object included in the multivalued bitmap and having a flag bit set on an address corresponding to a coordinate value where the object of the multivalued bitmap of the plane exists is generated.例文帳に追加

描画命令に従って多値ビットマップを生成し（Ｓ３）、その多値ビットマップに含まれるオブジェクトの属性に対応する描画領域判定用プレーンを有し、当該プレーンの前記多値ビットマップのオブジェクトが存在する座標値に対応するアドレスにフラグビットをセットした属性ビットプレーンを生成する。 - 特許庁

In an image encoding device 1, an encoding amount adding portion 18 accumulates an encoding amount of an arithmetic code D17 per bit plane encoded by an EBCOT portion 17, and an accumulated value is supplied to a control portion 19.例文帳に追加

画像符号化装置１において、符号量加算部１８は、ＥＢＣＯＴ部１７で符号化されたビットプレーン毎の算術符号Ｄ１７の符号量を累積し、累積値を制御部１９に供給する。 - 特許庁

Creation of a correction value with fluctuation depending on an occurrence probability of an omitted value is enabled, and incongruity and indistinctness generated due to the bit plane omission can be stably suppressed.例文帳に追加

切り捨てられた値の発生確率に応じたゆらぎを持って補正値を作成することが可能となり、ビットプレーンの切り捨てが行われたことによって生じる違和感や不明瞭感を安定的に抑制することができる。 - 特許庁

To provide an image falsification detecting apparatus capable of detecting the presence/absence of falsification by comparing embedded data with falsification detecting data calculated again from image data other than a lowest-order bit plane even when the image data are falsified.例文帳に追加

画像データの改ざんが行われても、最下位ビットプレーン以外の画像データから再度計算された改ざん検知用データと埋め込まれたデータを比較することにより、改ざん有りか無しかを検知することができる。 - 特許庁

To provide a device and a method which efficiently encode non-negative integer two-dimensionally arrayed data which requires to be hierarchically encoded in a prescribed order, such as zero bit plane numbers in the JPEG2000 format, in a memory saving manner.例文帳に追加

例えばＪＰＥＧ２０００方式におけるゼロビットプレーン数等のように所定の順序で階層的に符号化する必要のある非負整数２次元配列データを省メモリ且つ効率的に符号化する。 - 特許庁

To provide an encoding process capable of easily achieving the control of compressibility or the guarantee of the maximum processing time at the time of expressing and encoding coefficient data after wavelet conversion for each bit plane.例文帳に追加

ウェーブレット変換後の係数データをビットプレーン毎に表現して符号化する際に圧縮率の制御や最大処理時間の保証を容易に達成可能な符号化プロセスを提供することを目的とする。 - 特許庁

The encoded first and second bit strings are so mapped on a common complex plane by first and second mapping units 14, 15 that a signal interpoint distance of the first bit string is larger than that of the second bit string, and the modulated signal is transmitted from a plurality of antennas 18, 19 arranged far from each other in space after each modulated signal is multiplexed mutually.例文帳に追加

そして、この符号化された第１及び第２のビット列をそれぞれ第１及び第２のマッピング器１４，１５により共通の複素平面上にマッピングする際に、第１のビット列の信号点間距離が第２のビット列の信号点間距離よりも長くなるようにマッピングし、この変調信号を相互に多重したのち空間的に離間して配置された複数の送信アンテナ１８，１９から送信する。 - 特許庁

To provide a flash memory cell in which a peripheral circuit is designed easily, a plane area occupied by a memory cell is reduced and memory density can be improved effectively in the flash memory cell in which double bit data are conserved and its operating method.例文帳に追加

ダブルビットデータを保存するフラッシュメモリセルであって、周辺回路の設計が容易で、記憶セルの占める平面面積を縮小して記憶密度を効果的に高めることができるフラッシュメモリセルとその操作方法を提供する。 - 特許庁

The nonvolatile semiconductor memory device 1B includes a memory plane 110 of which the plurality of memory cells are arrayed in a bit line direction B and a word line direction W and also a memory cell objective for control is specified by a row decoder 101 and a column decoder.例文帳に追加

不揮発性半導体記憶装置１Ｂは、ビット線方向Ｂ及びワード線方向Ｗに複数のメモリセルが配列され、ロウデコーダ１０１及びカラムデコーダによって制御対象メモリセルが指定されるメモリプレーン１１０を有する。 - 特許庁