1153万例文収録!

「Data buffer」に関連した英語例文の一覧と使い方(139ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > Data bufferの意味・解説 > Data bufferに関連した英語例文

セーフサーチ:オフ

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

Data bufferの部分一致の例文一覧と使い方

該当件数 : 6933



例文

The data processing device comprises a central processor for transmitting a signal CCLK to a coprocessor if a coprocessor type instruction is decoded, the coprocessor for decoding the coprocessor type instruction upon receipt of the signal CCLK and the loop buffer for receiving instructions within a loop from a program memory and storing the instructions within the loop when the coprocessor decodes a loop operation from the coprocessor type instruction.例文帳に追加

データ処理装置は、もし、コプロセッサタイプ命令がデコーディングされれば、コプロセッサに信号CCLKを伝達する中央処理装置と、信号CCLKの受信によりコプロセッサタイプ命令をデコーディングするコプロセッサと、ループ内の命令をプログラムメモリから受け取り、コプロセッサがコプロセッサタイプ命令からループ動作をデコーディングする時に、ループ内の命令を貯蔵するループバッファと、を含む。 - 特許庁

In the game machine 1 comprising a main control board 200 for executing a control program relating to the general control of a game and the sub control board 300 for executing a control program relating to image display control, a buffer means (buffering mechanism 500) for temporarily preserving data transmitted from the main control board 200 is interposed between the main control board 200 and the sub control board 300.例文帳に追加

遊技の統括的な制御に係る制御プログラムを実行する主制御基板200と、画像表示制御に係る制御プログラムを実行する副制御基板300と、を有する遊技機1において、主制御基板200と副制御基板300の間に、主制御基板200から送信されるデータを一時的に保存するバッファ手段(バッファリング機構500)が介在する。 - 特許庁

A CPU 12 uses as an initial value a time stamp added to the first packet of received MPEG-TS data to activate a counter 121 of 27MHz on the basis of an oscillator 14 and compares its counted value with a time stamp of each packet and permits output of the packet from a FIFO buffer 13 when the counted value is equal to or larger than the tim stamp.例文帳に追加

CPU12は、受信したMPEG−TSデータの最初のパケットに付加されたタイムスタンプを初期値として、発振器14に基づいて27MHzのカウンタ121を動作させ、そのカウント値と受信した各パケットのタイムスタンプを比較し、カウント値がタイムスタンプと同一もしくはそれ以上である場合に、各パケットのFIFOバッファ13からの出力を許可する。 - 特許庁

This image display system comprises the reference voltage source which outputs a voltage signal, wherein the magnitude of the voltage signal is 1/N of a driving voltage, a digital-to-analog converter which converts the voltage signal to a first voltage, the multiplier which receives and multiplies the first voltage by N to output the driving voltage, and a buffer which receives the driving voltage to drive a data line.例文帳に追加

画像表示システムであって、その大きさが駆動電圧の1/N倍である電圧信号を出力する基準電圧源、前記電圧信号を第1電圧に変換するデジタルアナログコンバータ、前記第1電圧を受けてそれをN倍で増幅し、前記駆動電圧を出力する乗算器、及び前記駆動電圧を受けてデータラインを駆動する緩衝器を含むシステム。 - 特許庁

例文

Furthermore, a multistream synchronizing device 3 as a receiving side includes a synchronization means 32 that compares the time data added to the plurality of streams STa, STb with each other, stores a stream, other than the stream decided as most delayed, in a buffer from the result of the comparison, and reads the stored stream at timing in synchronism with the stream decided as most delayed.例文帳に追加

また、受信側としてのマルチストリーム同期化装置3は、前記複数のストリームSTa,STbに付加されている時刻データを比較し、その比較結果から最も遅延しているとされたストリーム以外のストリームをバッファに記憶し、前記最も遅延しているとされたストリームと同期が取れるタイミングで該記憶されたストリームを読み出して出力させる同期化手段32を有する。 - 特許庁


例文

The CPU 1 has mutually different first and second combination CPU address lines, and by connecting the first combination CPU address line to the memory 2 via the buffer 3 and connecting the second combination CPU address line to the DSP 4, performs address control for the memory 2 and the DSP 4, thereby performing control for writing a program stored in the memory 2 into the DSP 4 via a data bus.例文帳に追加

CPU1は、互いに異なる第1及び第2の組み合わせCPUアドレス線を有し、第1の組み合わせCPUアドレス線をバッファ3を介してメモリ2に接続し、第2の組み合わせCPUアドレス線をDSP4に接続し、メモリ2及びDSP4に対してアドレス制御を行うことで、メモリ2に格納されているプログラムをデータバスを介してDSP4に書き込む制御を行う。 - 特許庁

A random number generation circuit 2 which shows a transitional response up to generation of random numbers is activated from an initial state by applying a random number generation activation signal 10 just after a reset signal 9 thereto to start random number generating operation, and fetches output data to a buffer memory 6 at a time after an end signal 15 set by an operation time setting signal 13.例文帳に追加

リセット信号9の直後の乱数発生起動信号10が印加されることにより、乱数を発生するまでに過渡的応答を示す乱数発生回路2は、初期状態から起動して乱数発生の動作を開始し、動作時間設定信号13により設定される終了信号15後のタイミングでその出力データをバッファメモリ6に取り込む。 - 特許庁

The apparatus also has a driver receiving signals from a control circuit for feeding the signals to an electrically conductive shaft having a leading edge and a dental instrument connectable thereto, an input buffer receiving signals from the dental instrument and feeding the signals to the ADC, and a display for exhibiting data concerning the distance of the leading edge of the shaft from the root canal apex.例文帳に追加

装置は、さらに、リーディングエッジおよびそれに対して接続可能な歯科用医療器具を有する電気伝導軸に信号を供給するための制御回路から信号を受け取るドライバと、歯科用医療器具から信号を受け取りかつADCに信号を供給する入力バッファと、根管頂点から軸のリーディングエッジまでの距離に関するデータを示すディスプレイとを備えている。 - 特許庁

An output waveform variable buffer 107 applies waveform conversion to a logic signal generated from the recovered clock signal on the basis of the decision result according to conditions decided by a voltage generated from the frequency of the recovered clock signal and a power supply voltage applied from a power supply voltage supply device 109 to generate a data signal to be sent via the transmission line.例文帳に追加

出力波形可変バッファ107は、ロジック回路106が判定結果と再生クロック信号から生成したロジック信号を、周波数/電圧コンバータ108が再生クロック信号の周波数から生成した電圧と電源電圧供給器109から供給される電源電圧とから決定した条件で波形変換し、伝送路を介して送信するデータ信号を生成する。 - 特許庁

例文

The memory system is comprised of an LSI 100 for memory control having a fault diagnosis part 102 confirming a malfunction situation of the memory bus, and a transfer control part 101 carrying out allocation of packet data to memory buses other than the malfunctioning memory bus, and memory modules 200(1), 200(2), etc. having buffer ICs 202 recognizing the malfunction state of the memory bus, and carrying out allocation.例文帳に追加

メモリバスの故障状況を確認する故障診断部102及び故障したメモリバス以外のメモリバスに対し転送するパケットデータの割り付けを行う転送制御部101を有するメモリ制御用LSI100と、メモリバスの故障状況を認識し、前記割り付けを行うバッファIC202を有するメモリモジュール200(1)、(2)、…よりなるメモリシステムを構築した。 - 特許庁

例文

A cell-phone unit 1 includes a content reproduction part 30 which continuously reproduces the terminal storage content which is stored in the local environment and the streaming content, and a streaming data look-ahead part 34 which precedingly obtains streaming content to be reproduced next from a streaming content distribution server 52 to buffer it during reproduction of the terminal storage content.例文帳に追加

本発明の携帯電話装置1は、ローカル環境に保存済の端末保存コンテンツと、ストリーミングコンテンツとを続けて再生するコンテンツ再生部30を備えている携帯電話装置1であって、端末保存コンテンツの再生中に、次に再生するストリーミングコンテンツをストリーミングコンテンツ配信サーバ52から先行取得してバッファリングするストリーミングデータ先読部34を備えている。 - 特許庁

The display driver comprises: a digital/analog converter which receives an input voltage lower than a source voltage used in a buffer amplifier for output drive, generates a plurality of reference voltages and selects a reference voltage corresponding to an M (M is a positive integer) bit data signal; and an amplifier which amplifies the reference voltage selected by the digital/analog converter.例文帳に追加

本発明によるディスプレイ駆動装置は、出力駆動用バッファアンプに使用される電源電圧より減少した入力電圧を受け取って基準電圧を生成し、M(Mは、正の整数)ビットのデータ信号に対応する基準電圧を選択するデジタル/アナログ変換部、及びデジタル/アナログ変換部から選択された基準電圧を増幅する増幅部を備える。 - 特許庁

The electronic camera comprises a means for enabling a user to confirm a prescribed parameter (development parameter) relating to recorded image generation after photographing and a means for enabling a user to change it, operations other than a prescribed operation are invalidated until the operation relating to the confirmation means and the change means is completed, and photographed RAW data are stored in a RAW buffer area while being kept undeveloped.例文帳に追加

記録画像生成にかかる所定のパラメータ(現像パラメータ)を、撮影後に使用者が確認できる手段と、変更できる手段を備えることを特徴とし、また前記確認手段及び変更手段に関する操作が完了するまでは所定の操作以外は無効とし、撮影したRAWデータを未現像のままRAWバッファ領域に格納しておくことを特徴とする。 - 特許庁

To make needles flow of through current preventable by performing amplifying operation keeping an indefinite potential in a sense amplifier as it is, in a memory circuit performing such control that an output buffer is connected directly to a sense amplifier circuit, the sense amplifier circuit is utilized as an output data latch, and the sense amplifier circuit is brought into an operation state even at the time of other than read-out.例文帳に追加

センスアンプ回路に直接出力バッファを接続して、センスアンプ回路を出力データラッチとして利用し、データ読出し時以外にもセンスアンプ回路を動作状態とするような制御を行なう方式のメモリ回路において、センスアンプ回路が不確定な電位のまま増幅動作することによって不要な貫通電流が流れるのを防止できるようにする。 - 特許庁

To provide an image processing unit such as a main board that is a component of a facsimile terminal where image data stored in a printer buffer can be processed with single resolution, especially with lower resolution so as to relieve the load of an MPU thereby, the main board is used in common so as to easily reduce the cost, and printer engines requiring two different resolution can selectively mounted.例文帳に追加

プリンタバッファに記憶される画データを単一の解像度、特に低い側の解像度で扱うことができ、これによってMPUの負荷が軽減でき、メインボードの共通化と、これによるコストダウンとを容易に達成することができる2つの異なる解像度を要求するプリンタエンジンを選択的に搭載可能としたファクシミリ装置を構成するメインボードの如き画像処理装置を提供する。 - 特許庁

An input data stream (104) consisting of one or more media regions is compressed on the basis of one or more configuration file metadata (202), source primitive metadata (204), and application high-level metadata (206) of identified media regions, before entering a network (102) to be rendered by a display coupled to a remote video frame buffer (118).例文帳に追加

遠隔のビデオ・フレーム・バッファ(118)に結合された表示装置によってレンダリングするためにネットワーク(102)に入力する前に1つ以上のメディア領域で構成されている入力データ・ストリーム(104)を、識別されたメディア領域の1つ以上の環境設定ファイル・メタデータ(202)、ソース基本メタデータ(204)及びアプリケーション高レベル・メタデータ(206)に基づいて圧縮する。 - 特許庁

An output exchange switch SW for sensor selection is provided between a buffer BFO in the final stage connected with one output terminal Mout and each transmission path of the buffers BF-A-BF-C, and one of each sensor is selected under the control of a sensor selection control circuit SSC, and the output data are obtained at the output terminal Mout.例文帳に追加

一つの出力端子Moutに繋がる最終段のバッファBFOと上記バッファBF−A〜−Cの各伝達経路との間に上記センサ選択の出力切換えスイッチSWが設けられ、センサ選択制御回路SSCの制御により各センサのうちの一つを選択し、その出力データが出力端子Moutで得られるようになっている。 - 特許庁

To provide a device and a method for driving data for a liquid crystal display device which enable substantial decrease in loss due to a failure of a tape carrier package by separately integrating digital-analog conversion parts and output buffer parts, and moreover decrease in the number of integrated circuits functioning as digital-analog conversion by driving the digital-analog converter parts in a time-division manner.例文帳に追加

本発明はデジタル−アナログの変換部と出力バッファ部を分離して集積化することでテープ・キャリア・パッケージの不良による損失を著しく減らすことができ、またデジタル−アナログの変換部を時分割駆動することでデジタル−アナログの変換機能をする集積回路の数を減らすことができるようにする液晶表示装置のデータの駆動装置及び方法に関するものである。 - 特許庁

To provide a multimedia messaging service method of mobile communications terminal, capable of reducing unwanted phone charge to a minimum, by setting a streaming speed and a buffer size to a minimum for a receiving terminal to carry out streaming of a multimedia message with a minimum packet data, when a received multimedia message is determined as being a spam message or a message having a potential for being a spam message.例文帳に追加

受信されたマルチメディアメッセージがスパムメッセージ又はスパムメッセージの可能性のあるメッセージと判断された場合、受信端末機のストリーミング速度及びバッファのサイズを最小に設定して、マルチメディアメッセージを最小限のパケットデータでストリーミングさせることにより、不要な料金を最小限に低減することができる、移動通信端末機のマルチメディアメッセージングサービス方法を提供する。 - 特許庁

Regarding a file having data in buffer memory 4, of the files stored in cache memory 5, this memory management device calculates the communication amount reduced by cache hit in a certain period from the present time to the past and the communication amount generated by a cache mistake, and compares communication sum total amount Gtotal of the sum total of them with a threshold S, thereby determining the existence of a file seldom used as a cache.例文帳に追加

キャッシュメモリ5に保存されたファイルの中から、バッファメモリ4にデータを有するファイルについて、現時点から過去の一定期間にキャッシュヒットしたことにより削減された通信量、キャッシュミスしたことによって発生した通信量を算出し、その合計である通信合計量Gtotalとしきい値Sとを比較することにより、キャッシュとして利用された頻度が少ないファイルの有無を判定する。 - 特許庁

This DMA controller 5 is provided with a control part 3 having a mediation circuit to mediate a plurality of channels 2 by selecting any one of a plurality of DMA request signals 1 accepted via the plurality of channels 2 according to priority levels previously allocated to the plurality of channels 2 and a trace buffer 4 to store trace data 11 regarding the selected DMA request.例文帳に追加

DMAコントローラ5は、複数のチャネル2に予め割り当てられた優先順位にしたがって複数のチャネル2を介して受け付けた複数のDMA要求信号1の中からいずれか一つのDMA要求信号を選択して複数のチャネル2間の調停を行う調停回路を備えた制御部3と、選択したDMA要求に関するトレースデータ11を格納するためのトレースバッファ4とを備えている。 - 特許庁

Efficient constant bit rate(CBR) control is attained where the buffer memory capacity is relaxed by using an algorithm based on a mixture of information relating to the preceding analysis of only several slices (GOS) of the entire pictures at present and/or the preceding analysis of a single slice of a preceding picture and of information relating to actual encoding data of the entire preceding pictures.例文帳に追加

本発明によれば、現在の全体的なピクチャのうちの僅かに数個のスライス(GOS)の事前分析及び/又は先行するピクチャの1個のスライスの事前分析に関する情報と先行する全体的なピクチャの実際のエンコーディングデータに関する情報との混合に基づくアルゴリズムを使用することにより、バッファメモリ容量条件を減少させた効率的な定ビットレート(CBR)制御を実現することが可能である。 - 特許庁

The image decoder 250 is provided with an image decoding means 209 that decodes a coded input image entered from a data input terminal IN, an electronic watermark detection means 214 that detects an electronic watermark from the decoded image, a noise superimposing means 214 that superimposes a noise on the decoded image, and an output image buffer 210 that temporarily stores an output image on which the noise is superimposed.例文帳に追加

画像復号化装置250は,データ入力端子IN2から入力された符号化された入力画像を復号する画像復号化手段209と,復号画像から電子透かしを検出する電子透かし検出手段213と,復号画像にノイズを重畳するノイズ重畳手段214と,ノイズを重畳した出力画像を一時保存する出力画像バッファ210とを有する構成を特徴としている。 - 特許庁

To provide a noise reduction circuit for a semiconductor device that can reduce a high level noise caused by concentrated flowing of a momentary transient current (peak current) through power lines of IO buffers when many outputs are inverted in each semiconductor, using the IO buffer with an output in a plurality of bits and capable of a high output current capability, such as a data control circuit for plasma display and liquid crystal display.例文帳に追加

プラズマ表示や液晶表示のデータ制御回路のような複数ビットの出力をもち、出力電流能力の高いIOバッファを使用している半導体で出力の多数が反転した場合、出力IOバッファで瞬間的な過渡電流(ピーク電流)が電源線に集中的に流れることにより発生する大きなノイズを低減する半導体装置のノイズ低減回路を提供する。 - 特許庁

A polling is executed by a DMA control part on the basis of a logical state of a flag, and a first pointer and a second pointer in a descriptor 1617 are read again by the DMA control part after finishing the polling, and the content of the descriptor is renewed before finishing the polling to allow the access of the data buffer 1609 different from the access of the last time just after the polling.例文帳に追加

フラグの論理状態に基づいて上記DMA制御部によりポーリングが行われ、ポーリングの終了後にそのディスクリプタ(1617)における第1ポインタ及び第2ポインタが上記DMA制御部により再リードされ、上記ポーリングが終了する前に当該ディスクリプタの内容を更新することにより、ポーリング直後において、前回アクセスしたものと異なるデータバッファ(1609)のアクセスが可能とされる。 - 特許庁

The method for flexibly adjusting the buffer amount when receiving the AV data depending on the content attribute includes a step for determining the number of frames to be preserved, using frame information extracted from received packets, a step for concatenating the packets in the determined number of frames on each corresponding frame and preserving the packets, and a step for outputting the packets concatenated and preserved on each corresponding frame to a decoding section.例文帳に追加

受信したパケットより抽出されたフレーム情報によって保存されるフレームの数を決定する段階、前記決定されたフレーム数内で前記パケットを該当フレーム別に連結して保存する段階、及び前記該当フレーム別に連結して保存されたパケットをデコーディング部に出力する段階を含むAVデータ受信時のバッファ量をコンテンツ属性によって弾力的に調節する方法。 - 特許庁

This plotting control system which prints to a printing medium in accordance with bit map data stored-in a frame buffer 123 has a printing control means for determining a band to be plotted among a predetermined number of bands on the basis of an input print command, and a color information judgment means for judging whether or not the print command corresponding to the band determined by the printing control means includes a multicolor information.例文帳に追加

フレームバッファ123に格納されるビットマップデータに従って印刷媒体に印刷する描画制御システムで、入力される印刷コマンドに基づいて、所定数のバンドの内から描画すべきバンドを決定する印刷制御手段(100)と、印刷制御手段によって決定されたバンドに対応する印刷コマンドに多色情報が含まれるか否かを判定するカラー情報判定手段(100)とを配設する。 - 特許庁

Thus, it is possible to set the optimal buffer size by program processing units using the storage devices, and to improve data processing performance.例文帳に追加

対象となるデータをバッファサイズ単位で書込み読出すときに発生する合計のオーバヘッドタイムと各階層の記憶装置間でのデータの授受のときに発生するオーバヘットタイムとの変化の経緯により、複数の変化点を見出し、その複数の変化点での合算したオーバヘッドタイムを算出し、合算したオーバヘッドタイムが最小になる変化点でのバッファサイズにバッファを設定することで、記憶装置を使用するプログラムの処理単位で最適なバッファサイズを設定し、データ処理性能向上を行うことができる - 特許庁

When the power circuit of the controller 11 is turned on, an analog switch of the controller 10 is switched to select a standby buffer and control data stored in the nonvolatile memory are read out, sent to the controller 11 through the backup connector 16, signal cable 13, and 2nd connector 25, and written to the nonvolatile memory.例文帳に追加

このように構成すると、コントローラ10が故障した場合、このコントローラ10のコネクタ16とバックアップ用コントローラ11のコネクタ25を信号ケーブル13を介して接続することにより、バックアップ回路により不揮発性メモリ4のデータを不揮発性メモリ20へ移して保存することができ、故障したコントローラ10を新たなコントローラ10と交換した後、この新設のコントローラ10に対してバックアップ用コントローラ11から保存したデータを書き込むことができる。 - 特許庁

To solve a problem at the time of switching a program between a multiplex encoded information separator/distributor for separating appropriate encoded information from a multiplexed stream and an image decoding system having an image decoder for storing image encoded information sequentially in an internal buffer and decoding it while reading out sequentially that incomplete frame data is displayed at the time of switching because the start of new encoded information can not be recognized after switching.例文帳に追加

多重化されたストリームから適切な符号化情報を分離する多重符号化情報分離分配装置と、内部バッファに画像符号化情報を逐次蓄積し、これを逐次読み出しながら復号する画像復号装置を持つ画像復号システムでプログラムを切り替える場合、装置が切替え後の新しい符号化情報がどこから始まるか認識することができないので、切替え時に不完全な画像フレームデータを表示してしまう。 - 特許庁

A radio base station BTS includes a prediction unit 13 configured to predict the time when a buffer of a mobile station UE as a scheduling target becomes empty based upon TEBS reported by the mobile station UE, and a transmission unit 15 configured to transmit "Zero Grant" instructing the mobile station UE to stop transmitting a data signal through an E-DPDCH based upon the predicted time.例文帳に追加

本発明に係る無線基地局BTSは、スケジューリング対象の移動局UEによって通知されたTEBSに基づいて、移動局UEのバッファが空になる時刻を予測するように構成されている予測部13と、移動局UEに対して、予測された時刻に基づいて、E-DPDCHを介したデータ信号の送信を停止するように指示する「Zero Grant」を送信するように構成されている送信部15とを具備する。 - 特許庁

Then, the device is provided with input buffer amplifiers 8-1 to 8-4 for special mode generating an internal clock signal for a special mode being separated from a normal mode relating to read-out operation or write-in operation of data in the semiconductor memory and at least one filter out of noise filters 9-1 to 9-4.例文帳に追加

ここで、入力信号の変化に対して緩やかに変化する時間応答特性を有し、上記複数の外部クロック信号のうちの少なくとも1つの外部クロック信号に基づいて、上記半導体記憶装置におけるデータの読み出し動作又は書き込み動作に係わる通常モードとは別の特殊モードのための内部クロック信号を発生する特殊モード用入力バッファアンプ8−1乃至8−4及びノイズフィルタ9−1乃至9−4のうちの少なくとも1つを備える。 - 特許庁

例文

An input buffer 20 fetches a data mask signal DQM in synchronization with the clock CLK0° or CLK180° to generate the internal mask signal MSK0 or MASK1.例文帳に追加

クロックの第1及び第2のエッジに同期したデータ入出力回路と、セルアレイにコラムゲートを介し接続した第1及び第2のデータバス線と、当該データ入出力回路にシリアルに入力する第1及び第2のライトデータを入出力するシリアルパラレル変換回路から出力する当該ライトデータに従い、当該データバス線を駆動する第1及び第2のライトアンプとを有し該ダブルデータレート対応のメモリデバイスにおいて、ライトアンプ制御回路は、ライトコマンドによる書込み時ライトアンプを活性化し、書き込み状態でもデータマスク信号に応答して第1及び・または第2のライトアンプを非活性化する。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS