「Design Rule」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

To improve the aperture ratio of a pixel area nearly up to 100% without using a state-of-the-art micromachining apparatus having a smaller design rule of line width.例文帳に追加

線幅の設計ルールがより小さい最先端の微細加工装置を用いることなく画素領域の開口率を１００％近くまで向上させることが可能な液晶表示装置を提供する。 - 特許庁

When it is not the desired value, a new structure data file 13n based on a design rule file 14 is prepared until the electric resistance value becomes the desired value, and the electric resistance value is repeatedly calculated until it becomes equal with a required resistance value.例文帳に追加

所望の値でなければ、所望の値となるまでデザインルールファイル１４に基づく新たな構造データファイル13n を作成し、所要抵抗値と等しくなるまで電気抵抗値の計算を繰り返す。 - 特許庁

A lower limit of an interval between the auxiliary pattern 13 and the isolated line pattern 11c corresponds to a minimum space of a design rule and an upper limit is three times the width of the isolated line pattern 11c.例文帳に追加

また、上記補助パターン１３と上記孤立ラインパターン１１ｃとの間隔は、その下限がデザインルールの最小スペース分であり、その上限が該孤立ラインパターン１１ｃの幅の３倍である。 - 特許庁

A layout verification device for macro includes assumption means for assuming that a via contact is disposed in a terminal of macro and determination means for determining that relations between the via contact and in-macro layout violate a design rule.例文帳に追加

マクロ用レイアウト検証装置は、マクロの端子にビアコンタクトを配置したと仮定する手段と、ビアコンタクトとマクロ内レイアウトとの関係が設計規則に違反するか否かを判定する手段と、を具備する。 - 特許庁

If the OPC pattern arrangement making it infeasible to obtain the OPC effect is decided to exist (SB11), the design rule is so corrected as not to generate the OPC pattern arrangement making it infeasible to obtain the OPC effect (SB12).例文帳に追加

ここで、ＯＰＣ効果を得られない回路パターン配置があると判定された場合は（ＳＢ１１）、ＯＰＣ効果を得られない回路パターン配置が発生しないようにデザインルールを修正する（ＳＢ１２）。 - 特許庁

To provide a liquid crystal display device capable of improving the numerical aperture of a pixel area almost up to 100% without using the most advanced micromachining device whose line-width design rule is stricter.例文帳に追加

線幅の設計ルールがより小さい最先端の微細加工装置を用いることなく画素領域の開口率を１００％近くまで向上させることが可能な液晶表示装置を提供する。 - 特許庁

To provide a semiconductor memory device, which can be fabricated in a small cell size as small as a one-transistor one-capacitor type cell, using a single-transistor two-capacitor type cell, having a large operation margin by the same design rule.例文帳に追加

動作マージンが大きい１トランジスタ２キャパシタ型セルを用いて、同一設計ルールにおいて１トランジスタ１キャパシタ型セルと同程度の小さなセルサイズを実現した半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor device having an interlayer insulating layer superior in embedding property between adjacent wiring layers, even in the case of a design rule less than or equal to, e.g. 0.13 μm generation, and its manufacturing method.例文帳に追加

例えば０．１３μｍ世代以下のデザインルールであっても、隣接する配線層間の埋め込み性に優れた層間絶縁層を有する半導体装置、およびその製造方法を提供する。 - 特許庁

Also, the shape data creation system 1 is configured to, by a shape data creation part 15, create new inner plate shape data and molding shape data corresponding to the new design shape data by deforming an internal shape and a molding shape respectively shown by inner plate shape data and molding shape data associated with the existing design shape data based on the deformation rule created by the deformation rule creation part 14.例文帳に追加

また、形状データ作成システム１は、形状データ作成部１５により、変形ルール作成部１４により作成された変形ルールに基づいて、既存のデザイン形状データに関連付けられている内板形状データ及び成形形状データが示す内部形状及び成形形状を変形することにより、新規のデザイン形状データに対応する新規の内板形状データ及び成形形状データを作成する。 - 特許庁

To provide a miniaturized and highly integrated semiconductor device which is designed according to a restrictive design rule and suppresses occurrence of a failure in a boundary part between an active region and a power supply wiring and a peripheral part of the same.例文帳に追加

ＲＤＲに従い設計され、活性領域と電源配線との境界部や周辺部における不具合の発生が抑制された、小型化かつ高集積化された半導体装置を提供する。 - 特許庁

In the semiconductor device, four strip electrodes, whose longitudinal directions are the same, are formed in each layer of wiring layers M2 to M5 which are provided by a same design rule with each other, simultaneously with regular wirings.例文帳に追加

半導体装置において、相互に同一の設計ルールで設けられている配線層Ｍ２乃至Ｍ５の各層に、長手方向が同一である各４枚の短冊状の電極を、通常の配線と同時に形成する。 - 特許庁

A circuit checking part 101 refers to a database file 202 and a design rule table DT, checks a circuit diagram designated by the file 202, and outputs the check result as an error report file ER.例文帳に追加

回路チェック部１０１は、データベースファイル２０２、及び設計ルーツテーブルＤＴを参照して、そのファイル２０２から特定される回路図のチェックを行い、そのチェック結果をエラーレポートファイルＥＲとして出力する。 - 特許庁

(1) Any person, other than the registered owner, claiming to have an interest in a registered design which is the subject of an application for revocation under rule 40 may apply to the Registrar in writing for leave to intervene.例文帳に追加

(1)登録保有者以外で規則40に基づく取消申請の対象である登録意匠に利害関係を有すると主張する者は，登録官に対し，書面にて手続きに参加することを申請することができる。 - 特許庁

To provide a semiconductor device which is equipped with a HV-MOS (high withstand voltage MOS transistor) that is short in channel length and of high withstand voltage and mutual conductance by a method wherein a design rule of 0.6 μm or below is applied even to the HV-MOS.例文帳に追加

０．６μｍルール以下のデザインルールをＨＶ−ＭＯＳにも適用して、短チャネル長で、高耐圧、高相互コンダクタンスのＨＶ−ＭＯＳを有する半導体装置とその製造方法を提供すること。 - 特許庁

To provide a semiconductor device having a cell structure of a DRAM for facilitating countermeasures to the fining and high integration of a design rule in recent years with the cells of the DRAM which are excellent in charge holding capability, and a method for manufacturing the semiconductor device.例文帳に追加

ＤＲＡＭのセルの電荷保持能力に優れ、近年のデザインルールの微細化、高集積化に対応したＤＲＡＭのセル構造を有した半導体装置及びその製造方法を提供することを目的とする。 - 特許庁

To provide a method for forming a pattern for fabricating a semiconductor elements without requiring an exposure process where misalignment takes places as the design rule becomes fine and the minimum line width of a pattern decreases.例文帳に追加

デザインルールが微細になりパターンの最小線幅が減少するにつれてミスアラインメント発生しやすくなる露光工程を行うことなく、半導体素子を製造するためのパターンを形成する方法を提供する。 - 特許庁

Using a zooming function, the time required for laser annealing can be reduced by changing the length of the above-mentioned linear beams to meet the size of a semiconductor device formed in semiconductor film, which eases restrictions on the design rule.例文帳に追加

ズーム機能を用いることで、半導体膜に形成される半導体素子の大きさに合わせて、前記線状ビームの長さを変化させることで、レーザアニールに要する時間を短縮し、デザインルールの制限を緩和する。 - 特許庁

To provide an art for providing a system and a method for supporting a check rule design for shortening a definition time and a correction time of check rules for checking business legitimacy even if there are various business rules.例文帳に追加

様々なビジネスルールが存在しても、業務的な正当性をチェックするチェックルールの定義時間や修正時間を短縮するための、チェックルール設計支援システムおよび方法を提供する技術が求められている。 - 特許庁

To provide an automatic layout apparatus in which all design rule violations due to wiring between cells are avoided without reducing the integration of a semiconductor device and sharply increasing wiring processing time.例文帳に追加

本発明は、半導体装置の集積度を低下させず、配線処理時間を大幅に増大させることなく、セル間配線によるすべてのデザインルール違反を回避することができる自動レイアウト装置を提供する。 - 特許庁

To provide a method for forming an insulating film which allows formation of an insulating film of lower dielectric constant, so that the operation speed of a device does not drop, even if the design rule for a semiconductor device is made more fine for higher integration.例文帳に追加

半導体デバイスのデザインルールを微細化して高集積化を進めてもデバイスの動作速度が低下しないように、より低誘電率の絶縁膜を形成することが可能な絶縁膜の形成方法を提供する。 - 特許庁

When an input design data is subjected to rule-base proximity correction in the process of forming a pattern based on the design data of an electronic device on a substrate to be exposed, the pattern is moved by calculating a correction amount by using a pattern side as a unit and then subjected to the model-base proximity correction to create an exposure data.例文帳に追加

被露光基板上に電子デバイスの設計データに基づいてパターンを形成する工程において、入力した設計データに対し、ルールベースの近接効果補正を行う際に、パターンの辺を単位に補正量を算出して移動した後、モデルベースの近接効果補正を行って露光データを作成する。 - 特許庁

This method includes a floor plan process 100, a process 101 for placing the layouts same as that of the verified chip, in adjacent to upper, lower, left and right parts of the layout of the verified chip, a process 103 for reading a design tool by the restriction of the wafer level burn examination, and a process 104 for verifying a design rule.例文帳に追加

フロアプラン工程１００と、被検証チップのレイアウトと同一のレイアウトを被検証チップのレイアウトの上下左右にそれぞれ隣接させて配置する工程１０１と、ウェハレベルバーンイン検査の制約によるデザインルールを読み込む工程１０３と、デザインルールを検証する工程１０４とを含む。 - 特許庁

This product configuration managing method for managing product configuration to be used in design and manufacturing processes has a step for preparing a summarization rule showing a rule for summarizing a product configuration, a step for summarizing unchanged and changed product configuration according to the prepared summarizing rule, and a step for comparing the summarized unchanged product configuration with the changed product configuration and outputting the comparison results.例文帳に追加

設計・製造過程で用いる製品構成を管理する製品構成管理方法において、製品構成を要約化する為のルールを示す要約化ルールを作成するステップと、前記作成された要約化ルールに従って変更前及び変更後の製品構成を要約化するステップと、前記要約化された変更前の製品構成と変更後の製品構成とを比較し、その比較結果を出力するステップとを有するものである。 - 特許庁

To provide a computer implemented method for designing a part modeled by using: a seed structure of a context-free grammar; a set of rules of the grammar, at least two design features; each design feature being defined by at least one rule of the set; and a priority order between the design features determined by the seed structure and the set of rules.例文帳に追加

本発明は、文脈自由文法のシード構造と、文法の規則の集合と、少なくとも２つの設計フィーチャであって、各設計フィーチャが集合のうちの少なくとも１つの規則によって定義される、少なくとも２つの設計フィーチャと、シード構造と規則の集合とによって決定される設計フィーチャ間の優先順序とを使用することによってモデル化されるパーツを設計するためのコンピュータ実施方法に関する。 - 特許庁

In the patterning process of the thin film transistor 44, holographic exposure and a tracking focus system is employed, design rule of 1.0 μm or less is employed, and only a polysilicon layer 41 and a first metal layer 42 are employed as the interconnect lines of the element chip 45.例文帳に追加

薄膜トランジスタ４４のパターニング工程で、ホログラフィック露光や追尾フォーカスシステムを用い、１．０μｍ以下の設計ルールを用い、素子チップ４５の配線として、多結晶シリコン層４１と第１の金属層４２のみを用いる。 - 特許庁

To provide a transparent thin film transistor with an improved resolution by forming a semiconductor layer of the thin film transistor from a transparent material to improve opening rate and relax a design rule of a display, and a method for manufacturing it.例文帳に追加

薄膜トランジスタの半導体層を透明物質で形成して開口率を向上させてディスプレイのデザインルールを緩和させて、解像度を向上させることができる透明薄膜トランジスタ及びその製造方法を提供する。 - 特許庁

A wafer for evaluation is made in accordance with the correction data of the mask pattern of a mask for evaluation obtained by inputting the design data of the mask pattern of the mask for evaluation to the rule base OPC and the length measurement of the gate pattern of the wafer for evaluation is performed.例文帳に追加

ルールベースＯＰＣに評価用マスクのマスクパターンの設計データを入力することにより、得た評価用マスクのマスクパターンの補正データに基づいて評価用ウェハを製作し、評価用ウェハのゲートパターンの測長を行なう。 - 特許庁

To provide a semiconductor device, along with its manufacturing method, for stable manufacturing process and characteristics in devices, with no complex manufacturing process, which can cope with miniaturization of design rule for a peripheral region.例文帳に追加

製造工程の複雑さをもたらすことなく、製造工程及び素子の特性の安定化を図ることができ、かつ、周辺領域のデザインルールの縮小化に対応可能な半導体素子及びその製造方法を提供すること。 - 特許庁

The design device generates checking drawing data 26 obtained by removing the outer serif pattern and the inner serif pattern from the drawing data 24, and verifies the shape of a drawing pattern included in the checking drawing data 26 according to a verification rule.例文帳に追加

そして、設計装置は、アウターセリフパターン，インナーセリフパターンを描画データ２４から除去したチェック用描画データ２６を生成し、そのチェック用描画データ２６に含まれる描画用パターンの形状を検証ルールに従って検証する。 - 特許庁

To obtain an automatic arrangement and wiring method for a semiconductor integrated circuit and automatic arrangement and wiring program for the semiconductor integrated circuit capable of performing the arrangement and wiring of the semiconductor integrated circuit based on a design rule suitable to a wiring network.例文帳に追加

配線ネットに適した設計ルールに基づいて半導体集積回路の配置配線を行うことができる半導体集積回路の自動配置配線方法および半導体集積回路の自動配置配線プログラムを得ること。 - 特許庁

To provide a semiconductor device with a vertical channel capable of stably operating a cell by overcoming the limit of a channel length restricted by a design rule and by increasing the cell current, and to provide a method of manufacturing the semiconductor device.例文帳に追加

デザインルールによって制限されるチャネル長の限界を克服し、セル電流を増加させることによって、セルを安定して動作させることができる垂直チャネルを有する半導体素子及びその製造方法を提供すること。 - 特許庁

A design supporting device 10 is provided with a requirement database 16 in which dimension requirements and structure rule requirements requested for a product are normalized and associated with conditions for which those requirements are necessary, and stored as requirement information.例文帳に追加

設計支援装置１０は、製品に要求される寸法要件と構造ルール要件とを、正規化してそれらの要件が必要とされる条件と関連づけて要件情報として記憶する要件データベース１６を備える。 - 特許庁

To provide a MOS type semiconductor device improved in breakdown resistance and having high reliability by suppressing a gain increase of a parasitic transistor caused by photo pattern defect liable to occur due to micronization of a process design rule.例文帳に追加

プロセスデザインルールの微細化に伴って発生しやすくなるフォトパターン欠陥に起因する寄生トランジスタのゲイン増大を抑制して破壊耐量を向上させて信頼性の高いＭＯＳ型半導体装置を提供すること。 - 特許庁

When an image file is generated from the picture image data, the photographic information obtained from the film is attached to the image file as a photographic information tag that satisfies a predetermined image file standard, for example, a DCF (design rule for camera file system) or Exif (exchangeable image file) standard.例文帳に追加

画像イメージデータから画像ファイルを生成する時、フィルムから得られた撮影情報を所定の画像ファイル規格、たとえばＤＣＦないしＥｘｉｆ規格を満足する撮影情報タグとして上記画像ファイルに付与する。 - 特許庁

A layout verification device comprises a voltage setting part 20 for setting the layout voltage of each of plural conductive layers contained layout data of a semiconductor device, and a verifying part 30 for verifying, based on a design rule, the layout data in which the layout voltage has been set.例文帳に追加

半導体装置のレイアウトデータに含まれる複数の導電層のそれぞれの設計電圧を設定する電圧設定部２０と、設計電圧が設定されたレイアウトデータを、デザインルールに基づいて検証する検証部３０とを具備する。 - 特許庁

A database operation part 10 is connected to a database 100, and registers, updates and deletes a data to be data-input and dealt in the business system, data determined based on other data, and a design rule defining a determination method therefor.例文帳に追加

データベース操作部（１０）は、データベース（１００）に接続して、業務システムにおいて取り扱われるデータ入力すべき諸元、他の諸元に基づいて決定される諸元及び当該決定方法を定めたデザインルールの登録、更新及び削除を行う。 - 特許庁

Accordingly, a semiconductor device is manufactured with a mask and a manufacturing process of a small manufacturing cost whose design rule is relaxed without manufacturing a semiconductor device by a fine mask and manufacturing process, thus reducing the manufacturing cost of a semiconductor device.例文帳に追加

このため、微細化したマスク、製造プロセスで半導体装置を製造することなく、設計ルールが緩和された製造コストの小さなマスク、製造プロセスで半導体装置を製造することになり、これにより、半導体装置の製造コストが低減される。 - 特許庁

Where the Registrar receives an application for revocation under rule 40 and decides to refer the application to the Court for determination, the Registrar shall forthwith serve a copy of the reference to the Court on the applicant and the registered owner of the design.例文帳に追加

登録官が規則40に基づく取消申請を受領し，裁決を求めて裁判所に申請を付託することを決定した場合は，登録官は，申請人及び意匠の登録保有者に対し，裁判所への付託の写しを直ちに送達する。 - 特許庁

For a plurality of substrates fabricated based on the same substrate design data, a plurality of positions where components which have the same functions, but differ in outward shape are mounted are specified, and the outward shapes of those components are encoded based on a predetermined rule.例文帳に追加

同じ基板設計データに基づいて作成された複数の基板について、機能は同じであるが、外観が異なる部品が実装される位置を複数特定し、これらの部品の外観を、あらかじめ定めたルールに基づき符号化する。 - 特許庁

A gate electrode 106 of a polysilicon film is formed like teeth of a comb by a minimum line width and a minimum distance regulated by a design rule via a gate oxide film 119 on an N type well 102 formed to a P type silicon substrate 101.例文帳に追加

Ｐ型シリコン基板１０１に形成されたＮ型ウェル１０２上に、ゲート酸化膜１１９を介して、ポリシリコン膜からなるゲート電極１０６がデザインルールで規定される最小線幅及び最小間隔で櫛歯形状に形成されている。 - 特許庁

To provide an image processing apparatus which can store image files as many as possible under file names complying with a design rule for file storage system and allows easy viewing of a desired image file from among a large amount of image files of serially captured images.例文帳に追加

ファイル格納規格に準拠したファイル名でできる限り多くの画像ファイルを記憶することができ、且つ、連続撮影された大量の画像ファイルの中から所望の画像ファイルを容易に閲覧することができる画像処理装置を提供する。 - 特許庁

To simplify the shapes of an element active region and a gate electrode, facilitate pattern formation in a lithography process, reduce registration deviation of resist patterns, and relieve design rule of a divided path of a word line while variation in storage characteristics of a semiconductor storage device is prevented.例文帳に追加

素子活性領域およびゲート電極の形状の単純化を図り、リソグラフィ工程におけるパターン形成を容易にし、レジストパターンの合わせずれを低減して、半導体メモリの記憶特性の変動を防止しつつ、ワード線の分路の設計ルールの緩和を図る。 - 特許庁

Reverification can be performed efficiently and in a short time by reverifying the error data after the error occurs by an LSI layout verification processing method only about a design rule item in relation to the layer on which the error occurs.例文帳に追加

ＬＳＩレイアウト検証処理方法でエラーが発生した後のエラーデータの再検証を、エラーが発生したレイヤーに関わる設計規則項目についてのみ行うことで、無駄な検証を省くことができ、再検証を短時間且つ効率的に行うことができる。 - 特許庁

To provide a substrate for an electronic device having a high flatness of less than 0.25 μm corresponding to a design rule of an advanced semiconductor integrated circuit, and also to provide a mask blank, a mask, a new polishing apparatus for reliably obtaining the substrate, a polishing method and a production method.例文帳に追加

次世代の半導体集積回路のデザインルールに対応した０．２５μｍ以内の高平坦度を有する電子デバイス用基板、マスクブランク、およびマスクおよびその基板を確実に得るための新規の研磨装置、研磨方法および製造方法を提供する。 - 特許庁

Video information of the slide show is edited, by selecting the image file of the image photographed with a digital camera, etc., the video information is recorded in the DVD media in the DVD video format and the image file is recorded in DCF(Design Rule for Camera System) standard.例文帳に追加

デジタルカメラ等で撮影した画像の画像ファイルを選択してスライドショーの映像情報を編集し、その映像情報をＤＶＤビデオフォーマットでＤＶＤメディアに記録すると共に、前記画像ファイルをＤＶＤメディアにＤＣＦ規格で記録する。 - 特許庁