「Gate Type」に関連した英語例文の一覧と使い方(63ページ目) - Weblio英語例文検索

In a transfer transistor, its transfer electrode 120 is formed on the surface of the p-type well region 112 with a gate insulating film 119 interposed therebetween while overlapping with a part of the surface layer 116 in the photodiode 101.例文帳に追加

転送トランジスタは、その転送ゲート電極１２０が、フォトダイオード１０１における表面層１１６の一部と重なりを以って、ｐ型ウェル領域１１２の表面上にゲート絶縁膜１１９を介した状態で形成されている。 - 特許庁

The method for manufacturing the SiC semiconductor device prevents the formation of the n-type high concentration layer on the bottom of the trench 6 when the trench 6 is rounded to configure the trench gate structure.例文帳に追加

したがって、トレンチゲート構造を構成するためのトレンチ６を丸め処理する際等に、トレンチ６の底部にｎ型高濃度層が形成されることを防止することが可能なＳｉＣ半導体装置の製造方法とすることができる。 - 特許庁

Moreover, an ohmic source electrode 27 and drain electrode 28 are formed on the GaN layer 26, and a rectifying gate electrode 29 is formed between those electrodes, thus, a double-hetero type field-effect transistor 20 is manufactured.例文帳に追加

さらに、ＧａＮキャップ層２６上に、オーミック性のソース電極２７及びドレイン電極２８を形成し、これらの電極間において整流性のゲート電極２９を形成し、ダブルへテロ型の電界効果トランジスタ２０を作製する。 - 特許庁

To provide a method of molding a pulley made of a phenol resin excellent in cold heat impact strength or mechanical strength, especially in weld strength and dimensional precision, in a side gate type method of injection molding the pulley made of the phenol resin.例文帳に追加

フェノール樹脂製プーリーのサイドゲート方式の射出成形方法において、冷熱衝撃強度や機械的強度、特にウェルド強度、および寸法精度に優れるフェノール樹脂製プーリーの成形方法を提供すること。 - 特許庁

To offer a split-type, tray-less and tilted substrate transporting system which can hold and transport large size of substrates without requiring a huge holding power and which enables the reduction in size and weight of a cylinder for driving a gate valve of a vacuum treatment chamber.例文帳に追加

大きな保持力を要することなく大型の基板を保持し搬送することができ、真空処理室のゲート弁駆動用シリンダを小型軽量化することができる分割型トレイレス斜め基板搬送システムを提供する。 - 特許庁

The source region, drain region and channel region of an insulating gate electric field effect type transistor are respectively positioned on the surface of a semiconductor provided with a plurality of grooves while an electric charge storage region is provided on the channel region through an insulating layer.例文帳に追加

複数の溝を設けた半導体表面上に絶縁ゲート電界効果型トランジスタのソース領域、ドレイン領域、およびチャネル領域がそれぞれ位置され、該チャネル領域上に絶縁層を介して電荷蓄積領域を設けた。 - 特許庁

To control the flow of a fluid flowing in a passage with extreme precision by disposing an auxiliary valve at a main valve element, and adjusting the auxiliary valve in a gate valve with a straight advancing type passage from an inlet side port to an outlet side port.例文帳に追加

入口側ポートから出口側ポートへの流路が直進形のゲートバルブにおいて、主弁体に副弁を配設し、副弁を調節して流路を流れる流体の流量を極めて精密に制御することを課題とする。 - 特許庁

In an active matrix type liquid crystal display, a switch element SW1 disposed in a pixel circuit or a sample holding circuit (switch element SW2) set up on an output part of a data line driver 200 are constituted with a CMOS transmission gate.例文帳に追加

アリティブマトリクス型液晶表示装置において、画素回路内に設けられるスイッチ素子ＳＷ１またはデータ線ドライバ２００の出力部に設けられるサンプル・ホールド回路（スイッチ素子ＳＷ２）をＣＭＯＳトランスミッションゲートで構成する。 - 特許庁

A surface light emission type three-terminal light emitting thyristor having a pnpn structure has a gate electrode and a feed part wire arranged across a light emission part and is provided with a feed part electrode on the light emission part nearby the feed part wire.例文帳に追加

ｐｎｐｎ構造を有する面発光型の３端子発光サイリスタにおいて、発光部を挟んでゲート電極と給電部配線とを配置し、発光部上に、給電部配線に接近して、給電部電極を設けた。 - 特許庁

This stopping material for the tapping gate of the blast furnace contains a novolac type phenol resin (A) having a residual phenol reduced to not higher than 1 wt% and a number average molecular weight by GPC of 400-1,000, and a fire resistant aggregate (B).例文帳に追加

高炉出銑孔用閉塞材は、残留フェノール量を１重量％以下まで低減した、ＧＰＣによる数平均分子量が４００〜１０００のノボラック型フェノール樹脂（Ａ）を含有し、更に、耐火性骨材（Ｂ）を含有する。 - 特許庁

In this luminance compensation circuit, a current detecting circuit 4 detects a gate current at the time of reproduction driving of the display panel of the electric field discharging type display as voltage, and a sample and hold circuit 5 samples it by synchronizing with a control signal impressed to a terminal 3.例文帳に追加

電界放出型表示装置の表示パネルの再生駆動時のゲート電流を電流検出回路４で電圧として検出し、端子３に加えられる制御信号に同期してサンプル及びホールド回路５でサンプリングする。 - 特許庁

The assembly type casing for a simplified bathtub is equipped with a main unit 4 provided with an opening part 3 which allows the bathing person to get in and out at an appropriate place, a gate unit 5 for opening and closing the opening part 3, and a connecting means 6 for connecting and fixing both units 4, 5 mutually.例文帳に追加

適所に入浴者の出入りを許容する開放部３が設定されたメインユニット４と、開放部３を開閉するゲートユニット５と、両ユニット４，５を相互に連結固定する連結手段６とを具備する。 - 特許庁

A switching portion 22 selects a signal from the controller with triangular-wave comparison system 14 at steady state, and selects a signal from the hysteresis comparator-type controller 18, when a system is disturbed, to output a generated command signal of gate pulse signal.例文帳に追加

切換部２２は、定常時は三角波比較方式制御部１４からの信号を選択し、系統擾乱時にはヒステリシスコンパレータ方式制御部１８からの信号を選択してゲートパルス信号の発生指令信号を出力する。 - 特許庁

Specifically, when the transistor controlling the supply of the current to the light emitting element is a p-channel type, the level of a lower potential supplied to the gate and the level of the potential of the power supply line are made different by colors of corresponding light emitting elements.例文帳に追加

具体的には、発光素子への電流の供給を制御するトランジスタがｐチャネル型の場合、ゲートに与えられる低電位側の電位の高さと、前記電源線の電位の高さとを、対応する発光素子の色毎に変える。 - 特許庁

To obtain a card processing system which facilitates processing in a card type gate control system where a card valid in a prescribed period like a season ticket is used and it is confirmed that a user is a card purchaser himself at the time of using the card to permit the user for use it.例文帳に追加

シーズン券などのような所定期間使用可能なカードを用い、カード使用時にカード購入者本人であることを確認して利用許可するカード式のゲート制御システムにおいて、処理の容易なカード処理システムとする。 - 特許庁

To provide a third-type pachinko game machine, which enables an increase in the useful life of an operation detection means installed in the game- ball detecting position of a special device operation judgment gate and ensures the detection of a game ball by the operation detection means.例文帳に追加

第３種パチンコ遊技機において、特別装置作動判定ゲートの遊技球検出位置に設けられている作動検出手段の寿命を長くしたり、作動検出手段による遊技球の検出をより確実にする。 - 特許庁

In the liquid crystal display device of S-IPS type, a gate line 21' composed of a floating metal as a light-shielding layer is disposed between a signal line 23 of a TFT side substrate 20 on which TFTs are disposed and a pixel common ITO electrode 31.例文帳に追加

Ｓ−ＩＰＳ方式の液晶表示装置において、ＴＦＴが設けられるＴＦＴ側基板２０の信号線２３と画素コモンＩＴＯ電極３１との間に、遮光層としてのフローティングメタルでなるゲート線２１’を設ける。 - 特許庁

Whereas, when the foreign matter G2 having a diameter dimension capable of being not sensed by the sensor 17 is deposited on the substrate W at a front side in the traveling direction, since the stop signal is not output to the linear motor, the gate type movement mechanism 3 travels as it is.例文帳に追加

一方、走行方向前方にセンサ１７が感知し得ない径寸法の異物Ｇ２が基板Ｗ上に付着している場合には、リニアモータには停止信号が出力されないので、門型移動機構３はそのまま走行する。 - 特許庁

To provide a nonvolatile semiconductor storage device using a gate insulator destruction type anti-fuse element as a storage element, which achieves low resistance in writing operation and low capacity in reading operation.例文帳に追加

ゲート絶縁膜破壊型アンチヒューズ素子を記憶素子として利用した不揮発性半導体記憶装置において、書き込み動作から生じる低抵抗化の要求と、読み出し動作から生じる低容量化の要求とに応える。 - 特許庁

To provide an active matrix substrate which can improve the pixel opening rate of a lateral electric field type active matrix substrate and suppress display of a circular stain due to a pinhole formed in a passivation film on a gate line.例文帳に追加

横電界方式のアクティブマトリクス基板の画素開口率を向上し、かつゲート線上のパッシベーション膜に発生するピンホールに起因する円形状シミの表示を抑制することができるアクティブマトリクス基板を提供する。 - 特許庁

At the upper portion of the p-type pixel separation region 306, a connection electrode 308 to which a positive charge is applied at driving and a connection electrode 309 to which no positive charges are applied at driving are formed via a gate insulation film 307.例文帳に追加

Ｐ型画素分離領域３０６の上方には、駆動時に正電荷が印加される接続電極３０８と、駆動時に正電荷が印加されない接続電極３０９がゲート絶縁膜３０７を介して形成される。 - 特許庁

A field oxide film 23 is formed on an N-type silicon substrate 21 by a selective oxidation method and thereafter, gate oxide films 24 are respectively formed by lamination on a transistor formation region on the above substrate 21 excluding said oxide film 23 by a thermal oxidation.例文帳に追加

Ｎ型のシリコン基板（２１）上に、選択酸化法によりフィールド酸化膜（２３）を形成した後、該酸化膜（２３）を除く前記基板（２１）のトランジスタ形成領域上に熱酸化によりゲート酸化膜（２４）を夫々積層形成する。 - 特許庁

When the transistor controlling the supply of the current to the light emitting element is an n-channel type, on the other hand, the level of a higher potential supplied to the gate and the level of the potential of the power supply line are made different by colors of corresponding light emitting elements.例文帳に追加

逆に発光素子への電流の供給を制御するトランジスタがｎチャネル型の場合、ゲートに与えられる高電位側の電位の高さと、前記電源線の電位の高さとを、対応する発光素子の色毎に変える。 - 特許庁

In the method for deleting the data from the NAND type nonvolatile memory, the charges stored in a charge accumulating layer of the nonvolatile memory element are released by applying potentials to a bit line, a source line and a control gate.例文帳に追加

ＮＡＮＤ型不揮発性メモリにおけるデータの消去方法において、不揮発性メモリ素子における電荷蓄積層に格納された電荷の放出について、ビット線、ソース線、及び制御ゲートに電位を印加することにより行う。 - 特許庁

To provide a semiconductor device including a FIN-type transistor excellent in characteristics by accurately forming a FIN-shaped semiconductor and a gate electrode or by reducing fluctuation in characteristics among elements.例文帳に追加

本発明は、ＦＩＮ状の半導体部やゲート電極を精度良く形成すること、又は素子間の特性バラツキを改善することで、特性の優れたＦＩＮ型トランジスタを備える半導体装置を提供することを目的とする。 - 特許庁

A SiO_2 thin film 107, a tangsten gate electrode 108, and a SiO_2 thin film 109 are selectively formed in this order on an n^+-type GaN semiconductor layer 104, and a stripe-shaped opening is formed in three-layer multi-layer structure.例文帳に追加

ｎ＋型ＧａＮ半導体層１０４上に選択的にＳｉＯ_２薄膜１０７、タングステンゲート電極１０８、ＳｉＯ_２薄膜１０９がこの順に形成され、３層の多層膜構造にはストライプ状の開口部が形成されている。 - 特許庁

In an interlayer insulating film 22, a contact plug 24b is formed so as to serve as the shared contact which connects to a silicide layer 20b on an n-type source/drain region 19b, and to the silicide layer 20d on the gate electrode wiring 14b.例文帳に追加

そして、層間絶縁膜２２には、Ｎ型ソース・ドレイン領域１９ｂ上のシリサイド層２０ｂ及びゲート電極配線１４ｂ上のシリサイド層２０ｄに接続するシェアードコンタクトとなるコンタクトプラグ２４ｂが形成されている。 - 特許庁

NMOS(N-type metal oxide semiconductor) transistors 1 and 2 each have a source and a back gate that are short-circuited, and hence threshold voltages Vth1 and Vth2 of the NMOS transistors 1 and 2 respectively depend only on process fluctuations in the NMOS transistors 1 and 2 and not on process fluctuations in other elements.例文帳に追加

ＮＭＯＳトランジスタ１〜２において、ソースとバックゲートとがショートするので、閾値電圧Ｖｔｈ１〜Ｖｔｈ２はＮＭＯＳトランジスタ１〜２のプロセスばらつきだけに依存して他の素子のプロセスばらつきに依存しない。 - 特許庁

To provide an impurity doping method and a fabrication method for memory device, insulated gate type semiconductor device and semiconductor device in a process for fabricating a semiconductor device such as semiconductor integrated circuit.例文帳に追加

半導体集積回路等の半導体装置を作製する工程における不純物ドープ方法、メモリ装置の作製方法、および絶縁ゲート型半導体装置の作製方法並びに半導体装置の作製方法に関する。 - 特許庁

The bottom gate TFT structure of a channel and etch type is adopted, and the patterning of a source area 119 and a drain area 120 and the patterning of source wiring 121 and a pixel electrode 122 are performed by the same photomask.例文帳に追加

本発明では、チャネル・エッチ型のボトムゲートＴＦＴ構造を採用し、ソース領域１１９及びドレイン領域１２０のパターニングとソース配線１２１及び画素電極１２２のパターニングを同じフォトマスクで行うことを特徴とする。 - 特許庁

To provide an array waveguide grid element which is easily integrated together with an LD/SW/Gate/AMP/waveguide type PD and is easily connected to an optical fiber by connecting a high mesa waveguide structure and a buried waveguide structure.例文帳に追加

ハイメサ導波路構造と埋め込み導波路構造を接続することによって、ＬＤ／ＳＷ／Ｇａｔｅ／ＡＭＰ／導波路型ＰＤなどとの集積が容易であり、また、光ファイバーとの接続も容易となるアレイ導波路格子素子を提供すること。 - 特許庁

To provide a Schottky gate type field effect transistor having a channel layer of an organic semiconductor, in which mobility of the transistor is increased and selection of electrode material of the transistor is facilitated.例文帳に追加

本発明が解決しようとする課題は、有機半導体をチャンネル層とするショットキーゲート型電界効果トランジスタにおいて、トランジスタの易動度を大きくするとともにトランジスタの電極材料の選択を容易にすることである。 - 特許庁

A MOS type semiconductor integrated circuit device comprises diodes 14 directly connected with metal wirings 131, 132 of a first layer to both gate electrodes of MOS transistors 11, 12 paired in an analog circuit, respectively.例文帳に追加

ＭＯＳ型半導体集積回路装置において、アナログ回路の互いにペアとなるＭＯＳトランジスタ11、12の双方のゲート電極に、第１層の金属配線131、132 で直接接続されるダイオード14を各々有することを特徴とする。 - 特許庁

The cross-sectional area on the exit side of the elastic film type valve 20 through which the sediment passes is reduced by the gate mechanism 21 to rather clog the inside of the pipe and increase its earth pressure while making the earth pressure on the exit side approximately equal to the earth pressure on the entrance side.例文帳に追加

ゲート機構２１により弾性膜式バルブ２０の出口側の土砂通過断面積を絞ることにより、土砂を詰まり気味にしてその土圧を高め、出口側の土圧を入口側の土圧と略等しくすることができる。 - 特許庁

A protector 1 having an almost gate type cross sectional shape for protection from an falling object from the upper portion of a tunnel is installed in a working range inside an existing tunnel 110, and the work is performed outside the protector 1 while securing traffic inside the protector 1.例文帳に追加

トンネル上部からの落下物を防ぐ断面の形状が略門型のプロテクター１を、既設トンネル１１０内の施工範囲に設置して、プロテクター１の内部にて交通を確保しつつ、プロテクター１の外部にて工事を行う。 - 特許庁

For this reason, the width of the trench 13 in which only the p^+-type contact buried layer 14 is disposed can be narrow compared to a trench in which, for example, an interlayer insulating film and gate wiring are disposed, like a conventional semiconductor device.例文帳に追加

これにより、ｐ^+型コンタクト埋込層１４のみしか配置されないトレンチ１３の幅を、従来の半導体装置のように層間絶縁膜やゲート配線などが配置されるトレンチと比較して、狭くすることが可能となる。 - 特許庁

According to the method, since the ion implantation of phosphorous is performed in the formation of the n-type pocket layer 34, even if the length of the gate is shorten to 100 nm or less, the generation of a strong electric field in the vicinity of a channel can be suppressed.例文帳に追加

この方法によれば、Ｎ型ポケット層３４の形成にあたり、リンのイオン注入を行っているので、ゲート長を１００ｎｍ以下と短くしても、チャネル近傍に強い電界が発生することを抑制することができる。 - 特許庁

Also, since a resistor Rg is connected to the gate of the N type FET 20, signals do not flow from the capacitors C40 and Csg or the capacitors Cc and Cdg to a terminal G in terms of AC and the loss of output signals is prevented.例文帳に追加

またＮ型ＦＥＴ２０のゲートに抵抗Ｒｇを接続しているため、ＡＣ的にコンデンサＣ４０およびＣｓｇ、またはコンデンサＣｃおよびＣｄｇから端子Ｇへ信号が流れず、出力信号の損失を防ぐことができる。 - 特許庁

The field effect transistor 100 includes a semiconductor substrate 101, a channel layer 102 formed on the semiconductor substrate 101, an electron supply layer 103 formed on the channel layer 102, a semiconductor layer 106 formed in the electron supply layer 103 and containing Pt, a perovskite type oxide layer 107 formed on the semiconductor layer 106 and functioning as a gate insulating film, and a gate electrode 108 formed on the perovskite type oxide layer 107.例文帳に追加

電界効果トランジスタ１００は、半導体基板１０１と、半導体基板１０１上に形成されたチャネル層１０２と、チャネル層１０２上に形成された電子供給層１０３と、電子供給層１０３内に形成され、Ｐｔを含む半導体層１０６と、半導体層１０６上に形成され、ゲート絶縁膜として機能するペロブスカイト型酸化物層１０７と、ペロブスカイト型酸化物層１０７上に形成されたゲート電極１０８とを備える。 - 特許庁

On a second active region 10b of the semiconductor substrate 10, a second transistor of a second conductivity type is formed which includes a second gate insulating layer 13b containing the high dielectric material and a second metal, a second conductive film 18b consisting of the same material as the first conductive film 18a, and a second gate electrode 30b which has a second silicon film 19b.例文帳に追加

半導体基板１０の第２の活性領域１０ｂ上には、高誘電体材料と第２の金属とを含有する第２のゲート絶縁膜１３ｂと、第１の導電膜１８ａと同一の材料からなる第２の導電膜１８ｂと第２のシリコン膜１９ｂとを有する第２のゲート電極３０ｂとを備えた第２導電型の第２のトランジスタが形成されている。 - 特許庁

In a semiconductor device 10; a buried n well 12 is formed on a p-type Si substrate 11, a floating p well 13 is formed on the buried n well 12, a source and a drain are formed in the surface of the floating p well 13, and a gate electrode is further formed via a gate oxide film.例文帳に追加

ｐ型Ｓｉ基板１１上には、埋め込みＮウェル１２が形成され、この埋め込みＮウェル１２上にフローティングＰウェル１３が形成され、このフローティングＰウェル１３表面にソースおよびドレインが形成され、更にゲート酸化膜を介してゲート電極が形成された半導体装置１０において、フローティングＰウェル１３と埋め込みＮウェル１２間の接合界面に、凹部１２ａが形成されている。 - 特許庁

The liquid crystal display panel is constituted of a substrate 101, a gate electrode 104 formed thereon and composed of metal, an insulating film 107 formed on the gate electrode, a polycrystalline indium tin oxide film 117, having a crystal structure of a cubic bixbyte type and formed on the insulating film and a source and drain electrode 110 formed on the polycrystalline indium tin oxide film.例文帳に追加

液晶表示パネルの基板１０１上に、金属で形成したゲート電極１０４と、該ゲート電極の上に形成した絶縁膜１０７と、該絶縁膜の上に形成したキュービック・ビックスバイト型の結晶構造を有する多結晶酸化インジウムスズ膜１１７と、該多結晶酸化インジウムスズ膜上に形成したソース・ドレイン電極１１０とを有して構成されている。 - 特許庁

This trench gate type semiconductor device is constituted to include the protection film 2 formed on an interlayer insulating film 37, an emitter electrode 38 and a gate electrode 39 formed to make respective upper faces flush with one another, and an emitter electrode 3 formed on the protection film 2 and connected to the emitter electrode 38 via a through hole 6 formed in the protection film 2.例文帳に追加

それぞれの上面が面一になるように形成された層間絶縁膜３７、エミッタ電極３８、及びゲート電極３９の上に形成される保護膜２と、保護膜２の上に形成され保護膜２に形成されるスルーホール６を介してエミッタ電極３８に接続されるエミッタ電極３とをさらに備えてトレンチゲート型の半導体装置を構成する。 - 特許庁

In a reverse conducting type semiconductor device B1 having IGBT element regions J1 and diode element regions J2 mixed with each other in a single semiconductor substrate 2, a length whereby each second trench gate electrode TG2 of each diode element region J2 protrudes from its anode layer 50 is longer than a length whereby each first trench gate electrode TG1 of each IGBT element region J1 protrudes from its body layer 30.例文帳に追加

同一半導体基板２にＩＧＢＴ素子領域Ｊ１とダイオード素子領域Ｊ２が混在している逆導通型の半導体装置Ｂ１において、ダイオード素子領域Ｊ２の第２トレンチゲート電極ＴＧ２がアノード層５０から突出している長さが、ＩＧＢＴ素子領域Ｊ１の第１トレンチゲート電極ＴＧ１がボディ層３０から突出している長さよりも長い。 - 特許庁

This solid-state image pickup device is an interline transfer type CCD image sensor of a progressive scan system having a four-phase driven vertical register, is provided with photodiodes 1, transfer gates 2, a vertical register 3, a horizontal register 4, a control gate 5 and a drain 6, and the drain 6 discharging unnecessary charge and the control gate 5 controlling discharge are provided adjacently to the register 4.例文帳に追加

本固体撮像装置は、４相駆動垂直レジスタを有するプログレッシブスキャン方式のインターライン転送型ＣＣＤイメージセンサであって、図１に示すように、フォトダイオード１、トランスファゲート２、垂直レジスタ３、水平レジスタ４、コントロールゲート５、及びドレイン６を備えていて、不要な電荷を排出するドレイン６と排出を制御するコントロールゲート５が、水平レジスタ４に隣接して設けられている。 - 特許庁