「Gate Type」に関連した英語例文の一覧と使い方(67ページ目) - Weblio英語例文検索

The CMOS image sensor comprises a first conductivity type semiconductor substrate provided with a plurality of transistors, an active region overlapping the gate electrode of the transistor, an isolation region contiguous to the active region, and a first conductivity type heavily doped impurity ion region formed between the active region and the isolation region.例文帳に追加

本発明に係るＣＭＯＳイメージセンサは複数のトランジスタを具備する第１導電型の半導体基板と、前記トランジスタのゲート電極とオーバーラップするアクティブ領域と、前記アクティブ領域と隣接する素子分離膜と、前記アクティブ領域と素子分離膜との間に形成される高濃度の第１導電型の不純物イオン領域とを含んでいることを特徴とする。 - 特許庁

In the power integration circuit having a voltage type single-phase full bridge conversion circuit as a basic unit, the basic unit has a level shift type gate drive circuit, an integrated single-phase multilevel conversion circuit is formed by series connection of basic units, and an integrated three-phase multilevel conversion circuit is formed by three parallel connections of basic units 1 and three parallel connections of series connection basic units.例文帳に追加

電圧形単相フルブリッジ変換回路を基本ユニットとしたパワー集積化回路であって、前記基本ユニットはレベルシフト型ゲートドライブ回路を備え、前記基本ユニットの直列接続により集積化単相マルチレベル変換回路を形成し、基本ユニットの３並列接続および直列接続基本ユニットの３並列接続により集積化３相マルチレベル変換回路が形成される。 - 特許庁

The FET inverter further includes a common gate 150 surrounding the plurality of nanowire channels, a first contact 156 to the source regions of the one or more device layers doped with the n-type dopant, a second contact 158 to the source regions of the one or more device layers doped with the p-type dopant, and a common third contact 152 to the drain regions of each of the device layers.例文帳に追加

ＦＥＴインバータはさらに、複数のナノワイヤ・チャネルを取り囲む共通のゲート１５０と、ｎ型ドーパントでドープされた１つ又は複数のデバイス層のソース領域への第１のコンタクト１５６と、ｐ型ドーパントでドープされた１つ又は複数のデバイス層のソース領域への第２のコンタクト１５８と、デバイス層の各々のドレイン領域への共通の第３のコンタクト１５２とを含む。 - 特許庁

To provide a manufacturing method for activating and forming a second principal surface side p+ collector layer 8 of a substrate by a low temperature heat treatment (anneal furnace) which does not detrimentally affect the existence of the metallic film of a first principal surface side gate and the emitter electrode of the substrate in an n-type semiconductor substrate 7.例文帳に追加

ｎ型半導体基板７における該基板の第１主面側ゲート及びエミッタ電極の金属膜の存在に対し、悪影響を及ぼさない低温熱処理（アニール炉）による該基板の第２主面側ｐ^＋ コレクタ層８を活性化し形成する製造方法を提供する。 - 特許庁

A first insulating film 66a composed of a silicon oxide film, a charge-capturing film 66b composed of a silicon nitride film, and a second insulating film 66c composed of a silicon oxide film are then sequentially formed on the p-type silicon semiconductor substrate 65 thus forming a gate insulating film 66 of three-layer structure.例文帳に追加

このようなｐ型シリコン半導体基板６５上に、シリコン酸化膜からなる第１絶縁膜６６ａ、シリコン窒化膜からなる電荷捕獲膜６６ｂ、およびシリコン酸化膜からなる第２絶縁膜６６ｃが順に積層された３層構造のゲート絶縁膜６６が形成される。 - 特許庁

A Flat-Panel-type X-ray Detector (FPD) 3 used for an X-ray diagnosis device is provided with both a gate driver 35 for controlling the switching drive between ON/OFF of a switching element 32 and a multiplexer 37 for controlling the reading of electric charge signals converted by the switching element 32.例文帳に追加

Ｘ線診断装置に用いられているフラットパネル型Ｘ線検出器（ＦＰＤ）３は、スイッチング素子３２のＯＮ／ＯＦＦの切り換え駆動を制御するゲートドライバ３５と、スイッチング素子３２で変換された電荷信号の読み出しを制御するマルチプレクサ３７とを備える。 - 特許庁

A laminate insulating film constituted by laminating a tunnel insulating layer 11, a charge storage insulating layer 12 and a charge block insulating layer 13 in this order is provided on a semiconductor substrate 10 having a protruded curved surface, and further a control gate electrode 14 is formed to constitute the MONOS type nonvolatile memory cell.例文帳に追加

凸状曲面を有する半導体基板１０上に、トンネル絶縁層１１、電荷蓄積絶縁層１２、電荷ブロック絶縁層１３が順次積層されてなる積層絶縁膜を設け、さらに制御ゲート電極１４を形成してＭＯＮＯＳ型不揮発性メモリセルを構成する。 - 特許庁

A gate insulating film 16 having a successively laminated three-layered structure composed of a first insulating film 16a of silicon oxide, a charge trapping film 16b of silicon nitride and a second insulating film 16c of silicon oxide, is formed on the p-type silicon semiconductor substrate 15.例文帳に追加

このようなｐ型シリコン半導体基板１５上に、シリコン酸化膜からなる第１絶縁膜１６ａ、シリコン窒化膜からなる電荷捕獲膜１６ｂ、およびシリコン酸化膜からなる第２絶縁膜１６ｃが順に積層された３層構造のゲート絶縁膜１６が形成される。 - 特許庁

Also gate electrodes of the p-tpe and n-type thin film transistors are formed through second and third mask steps, and steps to dope polycrystalline semiconductor layers of the respective thin film transistors with a p+ ion, an n+ ion, and an n- ion are conducted so as to form a second storage electrode.例文帳に追加

また、第２マスク工程及び第３マスク工程によって、ｐ型及びｎ型の薄膜トランジスタのゲート電極を形成して、前記各薄膜トランジスタの多結晶半導体層にｐ＋イオンと、ｎ＋イオンのドーピング工程及びｎ-イオンのドーピング工程を行い、第２ストレージ電極を形成する。 - 特許庁

The safety edge body is constituted by a soft, flexible material or the like and comprises an outer skin 11 having a base 14 for attaching to the rolling type gate and two parallel electric conducting bodies 15 and 16 normally separated each other and extended in a longitudinal direction.例文帳に追加

安全用エッジ体は、ゴムもしくは他の軟質の可撓性材料で構成されローリング式ゲートに取り付けるためのベース１４を有する外皮１１と、軟質の外皮内に長手方向に延在し、平行で、通常は離間した２つの電気導電体１５、１６とから成る。 - 特許庁

To install an air conditioner 1 from the indoor side in the vicinity of ceiling plate R by suspending the air conditioner 1 through a gate type suspender 11 secured to a joist J, thereby eliminating need of fixing suspension parts to a beam separated upward from the ceiling plate R.例文帳に追加

根太（J）に門形の吊り下げ具（11）を固定して空気調和装置（1）を吊り下げることにより、天井板（R）から上方へ離れた梁などには吊り下げ用の部品を設けないようにし、空気調和装置（1）の据え付け作業を天井板（R）の近くで室内側から行えるようにする。 - 特許庁

An SiO2 film 8 is formed on the substrate where the source and drain electrodes 6 and 7 are formed, the part between the source and drain electrodes 6 and 7 is opened, the n-type GaAs layer 5 is etched through the opening to form a recess groove 13, and a gate electrode 9 is provided.例文帳に追加

このソース電極６ドレイン電極７を形成した基板にＳｉＯ_2膜８を形成した後、ソース電極６とドレイン電極７の間を開口し、その開口を通してｎ型ＧａＡｓ層５をエッチングしてリセス溝１３を形成し、ゲート電極９を配設している。 - 特許庁

A pre-compensating type linearizer 111 has resonance circuits 105 and 106, which are based on a common gate FET structure 100, reduce effect on the phase characteristic of the peculiar static capacity of FET 10, reduce loss of the linearizer and connect the drain terminal and the source terminal.例文帳に追加

前置補償型線形化器１１１は、共通ゲートＦＥＴ構造１００に基づいたものであり、ＦＥＴ１００の固有静電容量の位相特性への効果を軽減し、線形化器の損失を低減するドレイン端子とソース端子との間を接続する共振回路１０５、１０６を有する。 - 特許庁

A first Zr oxide film 32, which is a lower layer part of a gate insulating film, is formed on a p-type silicon substrate 30 by sputtering, using a Zr target 10 where a Zr oxide layer 11 is formed on a surface in an atmosphere of Ar gas inside a chamber.例文帳に追加

チャンバー内をＡｒガスの雰囲気にしながら、表面部にＺｒ酸化物層１１が形成されたＺｒターゲット１０を用いてスパッタリングを行なうことにより、ｐ型シリコン基板３０上にゲート絶縁膜の下層部となる第１のＺｒ酸化物膜３２を形成する。 - 特許庁

On one side surface of the oxidation-resistant insulating film 8 facing the other side surface of the oxidation-resistant insulating film 8 provided with the P-type silicon film 11, a semiconductor substrate protruding portion 7 acting as a back gate channel portion BGC is provided over the semiconductor substrate 1 via an oxide film 10.例文帳に追加

Ｐ型シリコン膜１１が設けられる耐酸化性絶縁膜８の一側面と対向する耐酸化性絶縁膜８の他側面には、バックゲート・チャネル部ＢＧＣとしての半導体基板突起部７が半導体基板１上に酸化膜１０を介して設けられる。 - 特許庁

To provide a method for manufacturing a p-type semiconductor element with which the surface of a polysilicon layer can be oxidized selectively and, in addition, can suppress the threshold voltage fluctuation of a semiconductor element caused by post-oxidation as much as possible, when the post- oxidation is performed on a gate electrode having a polymetal structure.例文帳に追加

ポリメタル構造を有するゲート電極に対する後酸化を行うとき、ポリシリコン層の表面を選択的に酸化することができ、しかも、後酸化に起因した半導体素子の閾値電圧の変動を出来る限り抑制し得るｐ形半導体素子の製造方法を提供する。 - 特許庁

The thin-film transistor is an MOS type thin-film transistor formed on an insulating substrate, wherein the interface state density of the gate insulating film of silicon oxide composing the thin-film transistor is 2×10^11/cm^2 eV or lower, and the insulating substrate is a plastic substrate.例文帳に追加

また、本発明の薄膜トランジスタは、絶縁基板上に形成されたＭＯＳ型の薄膜トランジスタであって、その薄膜トランジスタを構成する酸化シリコンからなるゲート絶縁膜の界面準位密度が２×１０^１１／ｃｍ^２ｅＶ以下であり、絶縁基板がプラスチック基板である。 - 特許庁

There is provided a half-bridge type inverter circuit which has a starting circuit with a latch circuit 31 and a gate circuit 32, sets the latch circuit with priority to a low-side signal, and always raises the level of a low-side output signal to high, so as to start a stable operation.例文帳に追加

本発明はラッチ回路３１およびゲート回路３２を備えた起動回路を設け、ローサイド信号優先でラッチ回路のセットを行い、常にローサイド出力信号ＬＯからハイレベルにすることにより、安定した起動を行えるハーフブリッジ形インバータ回路を実現することに特徴を有する。 - 特許庁

This invention provides the metal compound which is a p-type metal having a work function of about 4.75-5.3 eV, preferably about 5 eV and comprises MO_xN_y stable to heat on the gate stack comprising the high-k dielectric and an interface layer, and a method for manufacturing the MO_xN_y metal compound.例文帳に追加

仕事関数が約４．７５から約５．３、好ましくは約５ｅＶであるｐ型金属であり、高ｋ誘電体とインタフェース層とを含むゲート・スタック上で熱に対して安定なＭＯ_ｘＮ_ｙを含む金属化合物、およびこのＭＯ_ｘＮ_ｙ金属化合物を製作する方法が提供される。 - 特許庁

In the matrix type image display device 100, the display region (14) is bisected with the central part as a boundary and scanning lines (GL1 to GLn, GR1 to GRn) are also bisected so as to be associated with the above two-regions and are driven at different timings respectively by separate gate drivers (3, 4).例文帳に追加

マトリックス型画像表示装置１００であって、中央部を境界にして表示領域（１４）を２分割し、走査線（ＧＬ１〜ＧＬｎ，ＧＲ１〜ＧＲｎ）も上記２つの表示領域に対応して２分割し、夫々別のゲートドライバ（３，４）で異なるタイミングで駆動する。 - 特許庁

To design a travelling transmission mechanism in a gate type cultivating machine travelling by driving left and right crawlers so that the machine can stably travel at superlow speed for a long period of time without depending on rotational speed of an engine and mildly and stably carry out starting and stopping of the working machine.例文帳に追加

左右のクローラを駆動して走行する門型たばこ栽培作業機について、エンジンの回転速度の如何に関わらず、超微速で長時間安定走行させることができ、作業機の始動、停止を緩慢に、安定的に行えるように、その走行伝動機構を工夫する。 - 特許庁

A circuit for controlling with a current using a circuit of an N-channel depletion type transistor including a gate and a drain connected to each other and operating in a non-saturated state is provided as a circuit for determining a current value of a short-circuit current of an overcurrent protection circuit, without using a resistor for converting current into voltage.例文帳に追加

過電流保護回路の短絡電流の電流値を決定する回路として、電流を電圧に変換する抵抗を用いず、Ｎｃｈデプレッション型トランジスタのゲートとドレインを接続して非飽和状態で動作させる回路を用いて電流で制御する回路を備えた。 - 特許庁

To prevent an insufficient washing of a part of a vehicle body surface which is hardly seen from an operator operating an operation panel provided in a car washing machine body and seriously stained and prevent a long washing time from being taken in a car washing machine having the gate type car washing machine body which strides and travels over a vehicle to be washed.例文帳に追加

被洗浄車両を跨いで走行する門型の洗車機本体を備えた洗車機において、洗車機本体に設けた操作パネルを操作する操作者からは見え難い、車体面の汚れの酷い箇所の洗浄不足を防止し、洗車時間が長くなるのを防止する。 - 特許庁

A p^+ region 89 is formed within a source neighborhood p-type region 83 in an n-well 33 and then arsenic is injected into a shallow substrate surface in the p^+ region 89 by applying an ion implantation method using a ring-shaped gate electrode 35 as a mask to form a surface n^+ layer 90.例文帳に追加

ｎウェル３３中のソース近傍ｐ型領域８３内にｐ^+領域８９を形成した後、リング状ゲート電極３５をマスクとしたイオン注入法を適用して、ｐ^+領域８９中の浅い基板表面にひ素を注入して、表面ｎ^+層９０を形成する。 - 特許庁

A switching section 18 connects an N-type bulk (back gate of a switch Q12) of the semiconductor element to the output terminal 111 in the state that a determination result of a determining section 16 represents the adjusting mode, and connects it to the supply terminal 110 in the state that the determination result of the determining section 16 represents the normal mode or the transition mode.例文帳に追加

切替部１８は、半導体素子のＮ型バルク（スイッチＱ１２のバックゲート）を判別部１６の判別結果が調整モードであれば出力端子１１１に接続し、判別部１６の判別結果が通常モードまたは移行モードであれば電源端子１１０に接続する。 - 特許庁

When the collation part 322 determines that the unique information showing the type of the device of the player 1 included in the data acquisition request coincides with the unique information stored in the device information storage region 401, a security gate 310 permits the player 1 to access the database 400.例文帳に追加

照合部３２２が、データ取得リクエストに含まれるプレーヤ１の装置の種類を示す固有情報と、装置情報記憶領域４０１に記憶されている固有情報が一致すると判断した場合に、セキュリティゲート３１０は、プレーヤ１によるデータベース４００へのアクセスを許可する。 - 特許庁

To improve current characteristics or to prevent the current characteristics from degrading without making its manufacturing process more complex in a semiconductor device comprising a stress applying insulating film on the top surface of a gate electrode of a MOS type transistor element.例文帳に追加

ＭＯＳ型トランジスタ素子のゲート電極上面に応力印加用絶縁膜を備える半導体装置において、製造工程を複雑化させることなく電流特性の向上若しくは電流特性の悪化防止を図ることのできる半導体装置及びその製造方法を提供する。 - 特許庁

In addition, a gate electrode 21 for reading is provided on the surface of the p-type substrate 11 in a manner that at least a part thereof may be close to the periphery of an image formation area 13b is constant wherein a distance from the central part 13a of the embedded photodiode 13.例文帳に追加

また、Ｐ型基板１１の表面上には、少なくとも一部が、埋め込みフォトダイオード１３の中心部１３ａからの距離が一定とされる結像領域１３ｂの外周部に近接するようにして配置された読み出し用ゲート電極２１が設けられている。 - 特許庁

To provide an optical reconfiguration type gate array by which an electrically reconfiguration time can be reduced remarkably without reducing the number of gates open to a user to be a merit of a FPGA and further the FPGA device of a huge size including failures can be used, and to provide its reconfiguration method.例文帳に追加

ＦＰＧＡのメリットであるユーザに開放するゲートの数を減らすことなく、電気的な再構成の時間を著しく減少させることができ、さらに、不良を含む巨大なサイズのＦＰＧＡデバイスを使用可能な光再構成型ゲートアレイおよびその再構成方法を提供する。 - 特許庁

A control circuit B5 controls the gate voltage of the N type transistors N3 and N4 in the protective circuits B3 and B4 to have the voltage of a high voltage system power supply VDD3 when the transistors N1 and N2 for signal input are turned on and have the voltage of a low voltage system power supply VDD when they are turned off.例文帳に追加

制御回路Ｂ５は、前記保護回路Ｂ３、Ｂ４のＮ型トランジスタＮ３、Ｎ４のゲート電圧を制御し、信号入力用トランジスタＮ１、Ｎ２のＯＮ時には高電圧系電源ＶＤＤ３の電圧とし、ＯＦＦ時には低電圧系電源ＶＤＤの電圧とする。 - 特許庁

The transistor 13 for switching is constituted in such a manner that a second conductivity type source region 13S and a drain region 13D are formed on the semiconductor substrate 11 and a gate electrode 13G is formed via an insulation layer 12a on the region between the source region 13S and the drain region 13D.例文帳に追加

スイッチング用トランジスタ１３は、半導体基板１１上に第２導電型のソース領域１３Ｓおよびドレイン領域１３Ｄを形成し、ソース領域１３Ｓとドレイン領域１３Ｄの間の領域上に絶縁層１２ａを介してゲート電極１３Ｇを形成して構成する。 - 特許庁

A floating gate type intake device is equipped with an intake basin having an introduction inlet and an intake, a water-tight device of an elastic material provided around the intake and a flow straightening device provided to the upper stream of the introduction inlet in the intake basin.例文帳に追加

本発明による浮動ゲート型取水装置は、導入口と取水口を有する取水升と、前記取水口の周辺に設けられた弾性材料よりなる水密手段と、前記取水升の前記導入口の上流に設けられた整流手段とを備えている。 - 特許庁

To provide a foaming detergent which exhibits good foaming properties even when diluted to a low concentration in the washing treatment of hard surfaces and the like, particularly in the car washing treatment by using a car washer and above all a gate type car washer and exhibits excellent anti- foaming properties by washing with water after washing with the detergent.例文帳に追加

硬質表面等の洗浄処理、特に洗車機、中でも門型洗車機を用いる洗車処理において洗浄時には低濃度に希釈しても良好な発泡性を示し、洗浄後には水洗により優れた消泡性を示す発泡洗浄剤を提供する。 - 特許庁

To prevent a dielectric breakdown voltage BVDS between a source and a drain of a DMOS transistor from being lowered owing to occurrence of dielectric breakdown in a part of a high-concentration N-type drift layer 5 formed in an active region 14 in the vicinity of a field oxide film corner part 19 surrounding an end E in a gate width direction.例文帳に追加

ゲート幅方向端部Ｅを取り囲むフィールド酸化膜コーナー部１９近傍の活性領域１４に形成された、高濃度Ｎ型ドリフト層５の部分で絶縁破壊することにより、ＤＭＯＳトランジスタのソース・ドレイン間絶縁破壊電圧ＢＶＤＳが低下することを防止する。 - 特許庁

A depression type FET 2 to which a voltage lower than the constant voltage Vdd by a threshold voltage or more is supplied to the gate is connected between the second node P2 and a third node P3, and the control signal fc is guided to both terminals of a current path of the FET2 by using resistors R7, R3, R6.例文帳に追加

第２のノードＰ２と第３のノードＰ３の相互間に一定電圧Ｖｄｄより閾値電圧分以上低い電圧がゲートに供給されたデプレション型のＦＥＴ２を接続し、抵抗Ｒ７、Ｒ３、Ｒ６によりＦＥＴ２の電流通路の両端に制御信号ｆｃを導いている。 - 特許庁

A gate electrode 104ab of a driving transistor and a contact hole 109a, reaching an N-type diffusion layer 106b are formed in an interlayer film 108 covering a memory cell and a silicide layer 110, are formed selectively by silicidation, prior of forming a high resistance load thereon by growing polysilicon.例文帳に追加

メモリセルを覆う層間膜１０８に、駆動用トランジスタのゲート電極１０４ａｂと、Ｎ型拡散層１０６ｂに達する接続孔１０９ａを形成し、シリサイデーションを行って選択的にシリサイド層１１０を形成し、その上にポリシリコンを成長して高抵抗負荷を形成する。 - 特許庁

A method of manufacturing an integrated circuit device comprises steps of etching a trench in a substrate; and forming DRAM cells which include a build-up capacitor 24 at a lower edge and a perpendicular-type MOSFET having a gate conductor 30 covering the build-up capacitor 24 and a boron doped channel.例文帳に追加

集積回路デバイスを製造する方法は、基板内のトレンチをエッチングするステップと、下部端にある蓄積キャパシタ２４と、これを覆うゲート導体３０およびホウ素ドープ・チャネルを有する垂直型ＭＯＳＦＥＴと、を有するＤＲＡＭセルを形成するステップとを有する。 - 特許庁

The rotary type gate has a vertically rotatable first door body and a vertically rotatable second door body arranged in the bosom section of the first door body, the first door body seals a section between the bottom face of the waterway and a wall surface, and the second door body seals a section between the bosom section of the first door body and the second door body.例文帳に追加

上下に回動自在な第一の扉体と、その懐部に配置された上下に回動自在な第二の扉体とを有し、第一の扉体が水路の底面および壁面との間をシールし、第二の扉体が第一の扉体の懐部との間をシールする。 - 特許庁

The motor driving system lifting and lowering type gate door 1 is constituted by including a driving mechanism making the movement of the rise and fall of the door body 11 carry out and a guiding means making its posture vary between a vertical shut off state and horizontal full admission state by rotating the door body 11 with the movement of the rise and fall of the door body 11.例文帳に追加

扉体１１を昇降動せしめる駆動機構と、前記扉体１１の昇降動に伴って該扉体１１を回動させてその姿勢を垂直全閉状態と水平全開状態との間で変化させるガイド手段を含んで電動式昇降型門扉１を構成する。 - 特許庁

In this forced-feeding apparatus 10 of a piston cylinder type for forced-feeding the hydrate into a pipe, a gate valve 4 constituting the forced-feeding apparatus 10 is opened and closed by a hydraulic system 6 which is integrally constituted of a hydraulic cylinder 6c, a hydraulic pump 6f, a driving gear 6e of the hydraulic pump 6f and an oil tank 6g.例文帳に追加

配管内に含水物を圧送するためのピストン・シリンダ型の圧送装置であって、前記圧送装置１０を構成するゲート弁４を、油圧シリンダ６ｃと、油圧ポンプ６ｆと、該油圧ポンプ６ｆの駆動装置６ｅと、油タンク６ｇとが一体に構成された油圧装置６により開閉する。 - 特許庁

A forward type transformer 60 is employed in the gate drive circuit of an IGBT for switching motor current and a 15 V power supply TP common to all phases is fed to the primary of the transformer 60 from a control board and then chopped through a switching element 62 so that a plurality of power supplies are taken out from the secondary of the transformer 60.例文帳に追加

モータ電流開閉用のＩＧＢＴのゲート駆動回路にフォワード型のトランス６０を用い、トランス６０の１次側にコントロールボードから各相共通の１５Ｖ電源ＴＰを与え、これをスイッチング素子６２でチョッパして、トランス６０の２次側から複数の電源を取り出す。 - 特許庁

This field-effect transistor has a semi-insulating GaAs substrate 1, impurities layer 120, undoped GaAs buffer layer 2, undoped AlGaAs buffer layer 3, undoped GaAs buffer layer 4, n-type GaAs channel layer 5, gate electrode 15, source electrode 19, and drain electrode 18.例文帳に追加

電界効果トランジスタは、半絶縁性ＧａＡｓ基板１と、不純物層１２０と、アンドープＧａＡｓバッファ層２と、アンドープＡｌＧａＡｓバッファ層３と、アンドープＧａＡｓバッファ層４と、ｎ型ＧａＡｓチャネル層５と、ゲート電極１５と、ソース電極１９と、ドレイン電極１８とを備えている。 - 特許庁

The semiconductor device comprises a first offset drain region 7 located at the lower part of one end of a gate electrode 5 as an offset drain region, and a second offset drain region 9 located between the first offset drain region 7 and an n^+-type drain region 11.例文帳に追加

本発明の半導体装置では、オフセットドレイン領域として、ゲート電極５のうちの一方の端部の下方に位置する第１オフセットドレイン領域７と、第１オフセットドレイン領域７とＮ^+型ドレイン領域１１との間に位置する第２オフセットドレイン領域９とを備える。 - 特許庁

The crosstalk cancel switch CCT is formed of a transistor having a conductivity type different from that of the first pixel switch SST1, and includes a gate electrode connected to the scanning line (SGb), and a source electrode and a drain electrode at least one of which is connected to the video signal line VL.例文帳に追加

クロストークキャンセルスイッチＣＣＴは、第１画素スイッチＳＳＴ１とは異なる導電形のトランジスタで形成され、走査線（Ｓｇｂ）に接続されたゲート電極、並びに少なくとも一方が映像信号線ＶＬに接続されたソース電極及びドレイン電極を含んでいる。 - 特許庁

To provide a two agent-type semiconductor substrate cleaning agent which can efficiently peel impurity bonded to a surface of a semiconductor substrate, especially impurity such as resist which is io-implanted without damaging a gate insulating film and the substrate and which is excellent in safety.例文帳に追加

本発明は、ゲート絶縁膜や基板などを損傷させることなく、半導体基板表面に付着した不純物、特に、イオン注入されたレジストなどの付着物を効率よく剥離でき、安全性により優れた２剤型半導体基板用洗浄剤を提供することを目的とする。 - 特許庁