「Gate Type」に関連した英語例文の一覧と使い方(68ページ目) - Weblio英語例文検索

To provide a method for manufacturing an electron emitting type light emitting device that comprises an electron emitting source for stable and sufficient electron emission amount with low voltage driving, with no electron emission from an unwanted point or shorting between a cathode and a gate which is caused by releasing of carbon material containing carbon nanotube.例文帳に追加

カーボンナノチューブを含むカーボン物質の剥がれによるカソード−ゲート間ショートや不要箇所からの電子放出を発生させず、低電圧駆動で十分な電子放出量を安定的に得ることができる電子放出源を有する、電子放出型発光素子の製造方法を提供する。 - 特許庁

To provide a production method of a positive stagger-type thin film transistor which can form a gate insulating film having good dielectric strength on an active layer composed of a polysilicon thin film by leveling the surface of the polysilicon thin film featuring high mobility of a carrier.例文帳に追加

キャリアのモビリティの高いポリシリコン薄膜表面を平坦化することにより、このポリシリコン薄膜からなる活性層上に良好な絶縁耐圧を有するゲート絶縁膜を形成することが可能な正スタガ型の薄膜トランジスタの製造方法を提供しようとものである。 - 特許庁

The semiconductor device 3 comprises a Schmidt circuit 9, a power source circuit 10, a high voltage detecting circuit 11, a protective element 13, a logic gate 16 and an output circuit formed by a pnp transistor 17, which are formed on the same chip using a p-type silicon substrate.例文帳に追加

半導体装置３は、シュミット回路９と、電源回路１０と、高電圧検出回路１１と、保護素子１３と、論理ゲート１６と、ｐｎｐトランジスタ１７によって構成された出力回路とが、ｐ形シリコン基板を用いた同一のチップ上に形成された構成を有している。 - 特許庁

To provide an active matrix type display device having pixel structure in which arrangement of a pixel electrode, gate wiring and source wiring which are formed in a pixel part is made suitable and also high aperture ratio is realized without increasing the number of masks and the number of processes.例文帳に追加

画素部に形成される画素電極やゲート配線及びソース配線の配置を適したものとして、かつ、マスク数及び工程数を増加させることなく高い開口率を実現した画素構造を有するアクティブマトリクス型表示装置を提供することを目的とする。 - 特許庁

In the active matrix type display device having display elements 33 and storage capacitors 32 by pixels defined by crossing data lines 12 and gate lines 11, one-end sides of the display element 33 and the storage capacitor 32 of each pixel are connected to a data line 12a of a right adjacent pixel.例文帳に追加

データ線１２とゲート線１１とを交差させて定義される画素ごとに、表示素子３３および蓄積容量３２を備えたアクティブマトリクス型表示装置において、それぞれの画素における表示素子３３および蓄積容量３２の一端を右隣の画素のデータ線１２ａに接続している。 - 特許庁

To provide a detergent having excellent detergency that is suitable for washing plastic products, particularly suitable for the brushes for car washing machine or readily stainable domestic plastic products, for example, ventilating fans, in an embodiment of a gate type car washing machine, the brushes in the machine can be readily washed as they are mounted to the machine.例文帳に追加

プラスチック製品、特に、洗車機ブラシや油汚れし易い換気扇等の家庭用プラスチック製品の洗浄に適し、例えば、門型洗車機において洗車機ブラシを装着したまま容易に洗浄が可能であり、かつ洗浄能力に優れた洗浄剤を提供すること。 - 特許庁

Consequently, even when the resistance of the substrate main body for improving characteristics of the high-frequency silicon power MIS is made small, an influence of a defect etc., generated owing to stress generated at the end 8a of the p^+-type buried layer 8 on a leakage current of the gate protective diode GD1 becomes small.例文帳に追加

これにより、高周波シリコンパワーＭＩＳの特性向上のために基板本体の抵抗を低くしても、ｐ^＋型埋め込み層８の端部８ａにおいて発生した応力により誘発される欠陥等のゲート保護ダイオードＧＤ１のリーク電流に与える影響が小さくなる。 - 特許庁

In the termination area, an edge portion of an electrode layer formed on the pillar structure with an inter-layer insulating layer interposed to connect with a gate of a transistor or a bent portion of <180° is formed right above the second semiconductor layer of the second conductivity type of the pillar structure in the termination region.例文帳に追加

終端領域において、トランジスタのゲートと接続するためピラー構造上に層間絶縁層を介し形成された電極層のエッジ部、又は１８０度未満の屈曲部が、終端領域におけるピラー構造の第２導電型の半導体層の直上に形成されている。 - 特許庁

A BGR (band gap reference) type current generation circuit 100 uses a difference in voltage generated between the gate and the source of PMOS transistors 106 and 107 to adjust current flowing in a first current path and a second current path from a first node to a second node to a predetermined reference current.例文帳に追加

ＢＧＲ型電流発生回路１００は、ＰＭＯＳトランジスタ１０６、１０７のゲート・ソース間に生じる電圧の差を利用して、第１のノードから第２のノードに至る第１の電流経路と第２の電流経路とに流れる電流をそれぞれ所定の基準電流にする。 - 特許庁

Plating of a second metal film is performed at the aperture of the umbrella part using the first metal thin film as a plating electrode, resist is removed, the first metal thin film of an underlying layer is removed using the second metal at the umbrella part as a mask, and then the first resist is removed to form a T-type gate.例文帳に追加

第１の金属薄膜をめっき電極とし、傘部の開口部に第２の金属膜のめっきを行い、レジスト除去、傘部の第２の金属をマスクに下層の第１の金属薄膜を除去、第１のレジストを除去する事によりＴ型ゲートを形成する。 - 特許庁

A charge-detecting part has an n+ type FD region 1, which is formed continuous to the embedded channel of a horizontal CCD transfer part, and a potential change in the FD region 1 is transmitted to a gate electrode 70 of a drive transistor of a first stage via aluminum wiring 3 and electrode wiring 71.例文帳に追加

電荷検出部は、水平ＣＣＤ転送部の埋め込みチャネルに連続して形成されるｎ＋型ＦＤ領域１を有し、ＦＤ領域１の電位変化は、アルミニウム配線３、電極配線７１を介して初段ドライブトランジスタのゲート電極７０に伝えられる。 - 特許庁

To provide an optical sensor circuit etc., that properly uses a removal technology for the fixed pattern noise of pixels caused by correlative double sampling by eliminating an influence of an electric charge overflow from below the gate of a MOS transistor for a dark output during high-luminance photography on the dark output when the MOS type transistor is turned off.例文帳に追加

高輝度撮影時での暗出力用ＭＯＳ型トランジスタのオフ時のゲート下の電荷溢れが暗出力に影響を与えないようにし、相関二重サンプリングによる画素の固定パターンノイズの除去技術の利用を適切に行う光センサ回路等を提供する。 - 特許庁

For a stack type nonvolatile memory 20 for storing electric charges in a floating gate and storing a logic state by a characteristic observation tool 31, voltage current characteristics when a stored electric charge amount is a prescribed value are observed and the characteristics are displayed at a graph display part 35 as a first graph [1].例文帳に追加

フローティングゲートに電荷を蓄積して論理状態の記憶を行うスタック型不揮発性メモリ２０について、特性実測ツール３１により、蓄積電荷量が所定値のときの電圧電流特性を実測し、この特性を第１グラフ[1]としてグラフ表示部３５に表示する。 - 特許庁

Thus, in the surface channel layer 5, by making the impurity concentration low near the gate oxide film 7 which effectively reduces R channel and making the impurity concentration high near the surface section of the n^--type epitaxial layer 2 which influences Racc-drift, resistance components of (R channel + Racc-drift) can be reduced effectively.例文帳に追加

このように、表面チャネル層５のうち、Ｒchannelを効果的に低減するゲート酸化膜７の近傍の不純物濃度を低くし、Ｒacc-driftに影響のあるｎ^-型エピ層２の表面部近傍の不純物濃度を高くすることで、Ｒchannel＋Ｒacc-driftの抵抗成分を効果的に低減できる。 - 特許庁

To provide an electrode substrate which is used for an active matrix type liquid crystal display device, with excellent electrical characteristics by suppressing a decrease in the mobility or dispersion of a threshold or the like, even if a gate electrode is formed on a grain boundary on a polycrystalline thin film functioning as an active layer of a TFT.例文帳に追加

アクティブマトリクス型液晶表示装置に用いられる電極基板において、ＴＦＴの活性層となる多結晶薄膜の粒界上にゲート電極を形成した場合でも、移動度等の低下や閾値等のばらつきを抑えて良好な電気的特性を得る。 - 特許庁

In a composite-resonance converter, a self-exciting type is used for a primary-side voltage-resonance converter, and a control voltage variably controlled according to the level of a secondary-side direct-current output voltage is applied to a gate electrode of a MOSFET for a constant-voltage control.例文帳に追加

複合共振形コンバータの一次側電圧共振形コンバータとしては自励式としたうえで、定電圧制御のために、ＭＯＳ−ＦＥＴのゲート電極に対しては、二次側直流出力電圧のレベルに応じて可変制御される制御電圧を印加するようにする。 - 特許庁

Output signals from detecting parts 10A, 10B are inputted to a double-input NAND gate 204 through Schmitt triggers 201, 201, and the output of the Schmitt trigger 201 is inputted to a data terminal D of a D-type flip-flop 205, while the output of the Schmitt trigger 202 is inputted to a clock terminal CLK.例文帳に追加

検出部１０Ａ，１０Ｂからの出力信号を、シュミットトリガ２０１，２０２を介して、２入力ナンドゲート２０４に入力すると共に、シュミットトリガ２０１の出力は、Ｄ型フリップフロップ２０５のデータ端子Ｄに、シュミットトリガ２０２の出力は、クロック端子ＣＬＫに、各々入力する。 - 特許庁

To provide an organic semiconductor thin-film transistor and a manufacturing method for the organic semiconductor thin-film transistor in which pentacene crystal axis misalignment at the source electrode end and the drain electrode end, which is an essential problem of an organic semiconductor thin-film transistor of a bottom gate/bottom contact type, is eliminated and hole current can be increased.例文帳に追加

ボトムゲート・ボトムコンタクト型の有機半導体薄膜トランジスタの本質的な課題であるソース電極端、ドレーン電極端でのペンタセン結晶軸不整合を解消し、正孔電流を増加させることのできる有機半導体薄膜トランジスタおよびその製造方法を得る。 - 特許庁

To provide a floating gate type intake device capable of being operated by buoyancy, being used as an intake limiting equipment of an intake in a water-power plant/agricultural water use, etc., and a water sharing equipment from various kinds of diversion canals used for agriculture, etc., and keeping the quantity of water taken or divided in constant.例文帳に追加

浮力により動作し、水力発電所・農業用水等における取水口の取水量制限設備および、農業用などの各種水路からの分水設備として利用でき、取水あるいは分水する水量を一定に保つことができる浮動ゲート型取水装置を提供する。 - 特許庁

To inexpensively evade troubles that a runner lock pin for automatically cutting a gate through mold-opening is broken and damaged due to the slide defect cauded by the difference of the thermal expansion dependent on the mold temperature during molding to induce a mold crush or the like in a three-sheet structure type mold injection molding mold.例文帳に追加

３枚型構造のモールド射出成形金型において、ゲートを型開きにより自動切断を行うためのランナーロックピンが、成形時の金型温度による熱膨張差により摺動不良により折れ、破損し金型潰れ等によって引き起こされる不具合を低コストで回避させる。 - 特許庁

Related to a thin-film transistor substrate of 'In-Plane Switching' mode channel digging type, an etching-resistant reference surface 23, which is not etched at etching of a channel part 24, is formed on a gate insulating film 15, and a part of the etching-resistant reference surface 24 is formed under the layer of a source electrode 19.例文帳に追加

Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇモードチャネル掘り込み型薄膜トランジスタ基板において、チャネル部２４のエッチング時にエッチングされない耐エッチング性基準面２３をゲート絶縁膜１５上に形成し、耐エッチング性基準面２３の一部をソース電極１９の下層に形成する。 - 特許庁

In this high pressure-resistant analog switch circuit, the voltage of the gate of the high pressure-resistance junction type FET 71 is held in the same level as that of the voltage of the source regardless of whether the voltage (the voltage of a signal inputted to a node Si) of the source is positive or negative so that any negative power supply voltage (-V) is dispensed with.例文帳に追加

この高耐圧アナログスイッチ回路では、ソースの電圧（ノードＳｉに入力された信号の電圧）の正負にかかわらず高耐圧接合型ＦＥＴ７１のゲートの電圧がソースの電圧とほぼ同じレベルに保持されるため、負の電源電圧（−Ｖ）を必要としない。 - 特許庁

A resin case 8 which is opened at least sidewise and upwardly is mounted on a seat frame 5 supporting a seat cushion 1, and a support member 3 is mounted on the seat frame 5 so that the gate type support member 3 of the size to be gripped by hand of a person faces in the resin case 8.例文帳に追加

シートクッション１を支持するシートフレーム５に少なくとも側方および上方に開口する樹脂ケース８を取り付け、この樹脂ケース８内に人が手で掴むことができるサイズのゲート型のサポート部材３が臨むように、該サポート部材３をシートフレーム５に取り付けた構成である - 特許庁

To provide an AGC circuit capable of enlarging the change quantity of a gain in respect to the variable quantity of an AGC voltage by preventing a source potential from being lowered even when the drain current of a dual gate type field effect transistor(FET) provided in the AGC circuit is changed.例文帳に追加

ＡＧＣ回路の有するデュアルゲート型電界効果トランジスタにおけるドレイン電流が変化しても、これに伴ってソース電位の低下が生じないようにすることによって、ＡＧＣ電圧の可変量に対する利得の変化量を大きくできるようにＡＧＣ回路を提供する。 - 特許庁

An insulating gate type element is formed on the semiconductor substrate, and an a collector layer functioning as a collector at IGBT operation and a cathode/anode layer functioning as a cathode or anode of a reflux diode at reverse bias are formed adjacently to each other on the backside of the semiconductor substrate.例文帳に追加

半導体基板には、絶縁ゲート型の素子部が形成されており、半導体基板の裏面側には、ＩＧＢＴ動作時にコレクタとして機能するコレクタ層と、逆バイアス時に還流ダイオードのカソードもしくはアノードとして機能するカソード／アノード層が、互いに隣接して形成されている。 - 特許庁

Under the control of the controller 12, a reference voltage terminal (VSS) is connected to the other one of the complementary input nodes of the sense amplifier SA via an n-type MOSFET 10b for controlling a reference voltage, whose gate terminal is applied with a voltage VREF, and via a switch circuit 11.例文帳に追加

また、コントローラ１２の制御により、センスアンプＳＡの相補の入力ノードの他方には、ゲート端子に電圧ＶＲＥＦが印加される参照電圧制御用のｎ型ＭＯＳＦＥＴ１０ｂおよびスイッチ回路１１を介して、基準電圧端子（ＶＳＳ）が接続される構成となっている。 - 特許庁

A gap is formed between the inter-layer insulating film 22 and the second dummy gate electrode 26, by selectively removing the dummy side spacer 24, and then by implanting N-type impurity ions into the Si substrate 12 through the gap almost vertically, a second pocket region 27 is formed.例文帳に追加

選択的にダミーサイドスペーサー２４を除去することにより層間絶縁膜２２と第２ダミーゲート電極２６との間隙を形成した後、ほぼ垂直方向からこの間隙を通じてＳｉ基板１１内にＮ型不純物イオンを注入することにより、第２ポケット領域２７を形成する。 - 特許庁

To provide an amplification type solid-state imaging device whereby a very low noise state can be realized and an image with high image quality can be obtained by permitting deactivation of a semiconductor surface of a channel region under a transfer gate for an electric charge storage period without the need for a complicated structure and a negative power supply or the like.例文帳に追加

電荷蓄積期間において転送ゲート下のチャネル領域の半導体表面を不活性化できて、複雑な構造や負電源等を必要とせず、かつ、非常なる低ノイズ化を実現できて、高画質の画像を得ることができる増幅型固体撮像装置を提供すること。 - 特許庁

To surely determine a select gate position for engaging an engagement part of a shift and select lever with a recessed part of a shift fork corresponding to a desired gear switching mechanism based on the output of a stroke sensor capable of detecting a select directional position of the engagement part in a gear-type automatic transmission device.例文帳に追加

歯車式自動変速装置において、シフトアンドセレクトレバーの係合部を所望歯車切替機構に対応するシフトフォークの凹部に係合させるセレクトゲート位置を、前記係合部のセレクト方向位置を検出するストロークセンサの出力に基いて正確に設定する。 - 特許庁

The streets of Imai-cho have remained relatively in good condition today but, instead of running straight across town from one end to the other, they were designed to obstruct views of the town from outside with various features such as sharp turns at the town entrance and T-type intersections near the gate. 例文帳に追加

また今井町の現道すじは、比較的に整然と残っているが、町の端から端までまっすぐ通ったものではなく、入り口部において道幅だけ屈曲しているか、少し入ったところで丁字型に突き当たっていて、外部より町中を見通すことの出来ない仕組みになっている。 - Wikipedia日英京都関連文書対訳コーパス

Beginning in 1972, when the Kofuzo (a type of storehouse) of Horyu-ji Temple was designated a national treasure, a period of 25 years elapsed in which no new buildings were designated national treasures; but in 1997, in addition to the Shosoin warehouse, three structures in the Zuiryu-ji Temple complex in the city of Takaoka (Toyama Prefecture), namely the Buddhist temple, the lecture hall, and the temple gate, were designated national treasures. 例文帳に追加

1972年（昭和47年）に法隆寺綱封蔵が指定されて以後、国宝建造物の新規指定は25年間にわたり行われていなかったが、1997年（平成9年）には正倉院正倉と瑞龍寺(高岡市)（富山県）仏殿・法堂・山門が指定された。 - Wikipedia日英京都関連文書対訳コーパス

For the Karasuma Line, placed at the level immediately under the gate-installed level, two separate platforms with two tracks served between them, the structure of this type being used only here on the Karasuma Line, are provided (having been designed to allow passengers to change trains with Tozai Line here), while an island platform serving two tracks is provided for the Tozai Line placed at the level immediately under the Karasuma Line level. 例文帳に追加

プラットホームは、改札階の下にある烏丸線ホームが同線で唯一の相対式2面2線（開業時から東西線との乗り換え駅となる事を見越しての設計であった）、そのさらに下層にある東西線ホームが島式1面2線となっている。 - Wikipedia日英京都関連文書対訳コーパス

To provide an active matrix type display device having a pixel structure in which the arrangement of a pixel electrode, a gate wiring and a source wiring which are formed in a pixel part is made suitable and also a high apperture ratio is realized without increasing the number of masks and the number of processes.例文帳に追加

画素部に形成される画素電極やゲート配線及びソース配線の配置を適したものとして、かつ、マスク数及び工程数を増加させることなく高い開口率を実現した画素構造を有するアクティブマトリクス型表示装置を提供することを目的とする。 - 特許庁

In the signal line 19 for propagating digital signals, intervened is a three-terminal capacitance comprising a depletion type MOS transistor (Dep-Tr11) which is formed in a substrate 12 and is so mounted that a gate capacitance and a junction capacitance may work on the signal line 19.例文帳に追加

デジタル信号を伝搬する信号線１９には、基板１２内に形成され、信号線１９に対してゲート容量及びジャンクション容量が作用するように設けられたディプレション型のＭＯＳトランジスタ（Ｄｅｐ−Ｔｒ１１）で構成される３端子型容量が介在される。 - 特許庁

Thus, the well area 11, as a high resistance formation area that the N type impurity may be injected in the extension line in the lengthwise direction of a gate electrode 9, is made a high resistance formation area A2 that is narrower than the conventional high resistance formation area A1.例文帳に追加

ゲート電極９の長手方向延長線上においてＮ型の不純物が注入される恐れのあるウェル領域１１である高抵抗形成領域を、従来の高抵抗形成領域Ａ１より狭い高抵抗形成領域Ａ２とすることができる。 - 特許庁

The method for manufacturing the resin sealing type semiconductor device is characterized by enabling the control of the filling speed of the resin in a terminal cavity by filling the resin reservoir with resin by opening the movable gate when the terminal cavity is filled with the resin in the transfer molding mold.例文帳に追加

また、本発明による樹脂封止型半導体装置の製造方法は、このトランスファーモールド金型において、末端キャビティに樹脂が充填される際に、可動式ゲートを開き、樹脂溜まりに樹脂を充填させ、末端キャビティ内の樹脂の充填速度を制御することを可能とする。 - 特許庁

In construction of the metallic gate-type rigid frame structure 1, a beam portion 3 is fastened to a bridge axial beam 8 of a bridge axial rigid frame structure 5 in a manner making contact with the same.例文帳に追加

金属製門型ラーメン構造体１は、梁部３が、橋軸方向ラーメン構造体５の橋軸方向梁８に接するように締結した後、フーチング１０の上端部に基礎コンクリート１１を打設し、上部に柱部２の脚部２ａを載置し、柱部２と梁部３、柱部２と橋脚７の内側面を締結する。 - 特許庁

In the semiconductor device, p-type regions on which a metal electrode is placed via an insulating film and which has high impurity concentration in a gate pad electrode region, are formed into a structure in which the regions are mutually connected on a surface by ion implantation and thermal diffusion from a plurality of isolated surface regions.例文帳に追加

ゲートパッド電極領域内であって、金属電極が絶縁膜を介して載置される高不純物濃度のｐ型領域が、複数の分離表面領域からのイオン注入と熱拡散とにより表面で相互に連結した構造にされている半導体装置とする。 - 特許庁

Particularly, this JFET is a vertical type JFET, and has a channel region for forming a current path in the substrate depthwise direction of the semiconductor substrate, and a gate region formed in the depthwise direction to hold this channel region and controlling the channel width of the channel region according to the signal charge.例文帳に追加

特に、このＪＦＥＴは、縦型ＪＦＥＴであり、半導体基板の基板深さ方向に電流経路を形成するチャネル領域と、このチャネル領域を挟み込むように深さ方向に形成され、信号電荷によってチャネル領域のチャネル幅を制御するゲート領域とを備える。 - 特許庁

When the transistor having the annular gate electrode 25 is reset, a source-neighboring p-type area 27 is depleted completely, so that the reset noise due to the irregularity of the residual electric charge never occurs on reset.例文帳に追加

１画素がリング状ゲート電極２５を持つトランジスタと、ゲート電極３１を持つトランジスタの２個で構成でき、また、リング状ゲート電極２５を持つトランジスタをリセットするときは、ソース近傍ｐ型領域２７は完全に空乏化するので、リセット時の残留電荷量のばらつきによるリセット雑音が発生しない。 - 特許庁

A first insulating film 16a composed of a silicon oxide film, a charge-capturing film 16b composed of a silicon nitride film, and a second insulating film 16c composed of a silicon oxide film are then sequentially formed on the p-type silicon semiconductor substrate 15 thus forming a gate insulating film 16 of three layer structure.例文帳に追加

このようなｐ型シリコン半導体基板１５上に、シリコン酸化膜からなる第１絶縁膜１６ａ、シリコン窒化膜からなる電荷捕獲膜１６ｂ、およびシリコン酸化膜からなる第２絶縁膜１６ｃが順に積層された３層構造のゲート絶縁膜１６が形成される。 - 特許庁

This field emission type display 50 is composed by forming a plurality of the cold-cathode elements 60 each equipped with a dielectric layer 58 having an opening 58A of an opening diameter R2 on a gate electrode 57, and a conductor 59 having an opening 59A of an opening diameter R1 on the dielectric layer 58.例文帳に追加

ゲート電極５７上に開口径Ｒ２の開口部５８Ａを有した誘電体層５８と、誘電体層５８上に開口径Ｒ１の開口部５９Ａを有した導体５９とを備えた冷陰極素子６０を複数設けて、電界放出型ディスプレイ５０を構成する。 - 特許庁

A NAND type memory 1 has a tunnel insulation layer 12, a charge storage layer 13, and a charge block layer 14, provided on an upper surface of a semiconductor substrate 11, and a plurality of control gate electrodes 15 and inter-cell insulating films 16 are provided thereupon alternately in a channel-length direction.例文帳に追加

ＮＡＮＤ型メモリ１において、半導体基板１１の表面上に、トンネル絶縁層１２、電荷蓄積層１３、電荷ブロック層１４を設け、その上に、チャネル長方向に沿ってそれぞれ複数の制御ゲート電極１５及びセル間絶縁膜１６を交互に設ける。 - 特許庁

The vacuum type sewerage system has a vacuum sewage pipe in which a branch pipe 1B merges with a main pipe 1, and is provided with the valve 10 for the vacuum sewerage having the function as the gate valve and the function as the check valve, at an upstream side of the main pipe 1 of a merging part at which the branch pipe 1B merges with the main pipe 1.例文帳に追加

枝管１Ｂが本管１に合流する真空下水管を有する真空式下水道システムであって、枝管１Ｂが本管１に合流する合流部の本管１の上流側に仕切り弁機能と逆止弁機能を備えた真空下水道用弁１０を設けた。 - 特許庁

A hysteresis comparator-type controller 18 compares between an output current value of the inverter and its current command value adding hysteresis characteristics thereto, and determines a generated signal of gate pulse signal for turning on/off a switching element, when the output current value deviates a predetermined hysteresis width.例文帳に追加

ヒステリシスコンパレータ方式制御部１８は、インバータの出力電流値とその電流指令値とをヒステリシス特性を持たせて比較し、出力電流値が所定のヒステリシス幅を逸脱したときスイッチング素子をオンオフするためのゲートパルス信号の生成信号を求める。 - 特許庁