「Gate Type」に関連した英語例文の一覧と使い方(69ページ目) - Weblio英語例文検索

To provide a technique which increases a speed of write/read of an element and improves a fresh characteristic of the element by designing the semiconductor element so as to form a recess channel area and a fin type channel area on its lower portion, especially, utilizing an island type recess gate mask exposing a predetermined active area and an element separating structure adjacent to it, concerning a semiconductor element and its manufacturing method.例文帳に追加

半導体素子及びその製造方法に関し、特に所定の活性領域とこれと隣接した素子分離構造を露出するアイランド型リセスゲートマスクを利用してリセスチャンネル領域とその下部にフィン型チャンネル領域を形成するよう半導体素子を設計することにより、素子の書込み及び読取り速度を向上させることができ、素子のリフレッシュ特性を改善することができる技術を提供する。 - 特許庁

In the interface unit body 20, a control CPU 40 that is a control means reads the ID data 15 at the time of initialization such as power input to determine the type of the module unit 10 installed, reads transmitting or receiving configuration data from a memory 30 according to the type, and downloads it, for example, to FPGA (field programmable gate array), thereby configuring the FPGA (control processing).例文帳に追加

そして、インタフェースユニット本体２０では、制御手段である制御用ＣＰＵ４０が、このＩＤデータ１５を電源投入等の初期化時に読み込んで、装着されているモジュールユニット１０の種別を判断し、この種別に応じて送信用又は受信用の前記コンフィグレーションデータをメモリ３０から読み出して、例えばＦＰＧＡにダウンロードすることによりＦＰＧＡを構成する（制御処理）。 - 特許庁

The integrated circuit device comprises a first conductivity type semiconductor layer, a plurality of semiconductor columnar parts extending outward from the semiconductor layer while defining a trench therebetween, gate structures in respective trenches, and at least one second conductivity type deep well region located beneath the bottom part of at least one trench defining at least one inactive gate structure therein and extending into the semiconductor layer between a pair of adjacent corresponding semiconductor columnar parts.例文帳に追加

集積回路装置は、第１導電型の半導体層と、この半導体層から外方に延在し、複数の互いに離間した半導体柱状部であって、これら半導体柱状部間にトレンチを規定している当該半導体柱状部と、各トレンチ内のそれぞれのゲート構造体と、少なくとも１つのトレンチの内部に少なくとも１つの不活性ゲート構造体を規定している当該少なくとも１つトレンチの底部の下側で且つ一対の隣接する対応の半導体柱状部間で前記半導体層内に延在するように位置する第２導電型の少なくとも１つの深い井戸領域とを具える。 - 特許庁

A memory cell MC selected from among a plurality of memory cells MC according to an address signal is connected to, for example in a test mode, one of complementary input nodes of a sense amplifier SA via an n-type MOSFET 10a for controlling a read voltage whose gate terminal is applied with a voltage VCLMP.例文帳に追加

たとえば、テストモードにおいて、センスアンプＳＡの相補の入力ノードの一方には、ゲート端子に電圧ＶＣＬＭＰが印加される読み出し電圧制御用のｎ型ＭＯＳＦＥＴ１０ａを介して、アドレス信号に応じて複数のメモリセルＭＣの内から選択される１つのメモリセルＭＣが接続される。 - 特許庁

To provide an active matrix type organic light-emitting display device capable of correcting luminous efficiency different for each color of an organic light-emitting diode, and voltage-current characteristics, and reducing variation in voltage change between the gate electrode and source electrode of a drive transistor accompanying potential change of the anode of the organic light emitting diode.例文帳に追加

有機発光ダイオードの色毎に異なる発光効率や電圧-電流特性を補正することができ、有機発光ダイオードの陽極の電位変化に伴う駆動トランジスタのゲート電極−ソース電極間の電圧の変化のばらつきを低減することができるアクティブマトリクス型有機発光表示装置を提供する。 - 特許庁

Moreover, on the single crystal layers 13 on the both sides of the floating gate 20 extending on a tunnel oxidized film 19, a pair of impurity diffusion layers 21 and 22 are formed, and an aluminum electrode 198 is connected for stabilizing a threshold value to a p-type impurity diffusion layer 195 neighboring the impurity diffusion layers 21 and 22.例文帳に追加

また、トンネル酸化膜１９上に延在した浮遊ゲート２０の両側の単結晶シリコン層１３には一対の不純物拡散層２１，２２が形成されており、不純物拡散層２１，２２と近接するｐ型不純物拡散層１９５には、しきい値を安定させるためのアルミニウム電極１９８が接続されている。 - 特許庁

A bias (Vb) applied to the region 1 by an electrode 3 separates oppositely charged electrons and holes, so that individual electrons applies a gate electric field to an electrometer 4 having a type of single electronic transistor with a source-drain path 6, and the transfer of carrier charges along the source/drain path 6 is limited by the Coulomb screening.例文帳に追加

領域１に電極（３）によって加えられるバイアス（Ｖ_b）は、ソースドレインパス（６）を有する単一電子トランジスタの形の電位計（４）に個々の電子がゲート電界を加えるようにして反対の荷電電子及び正孔を分離し、ソースドレインパス（６）に沿うキャリヤ電荷の輸送はクーロン遮断で制限される。 - 特許庁

A robot welding device 10 has an axially vertical articulated robot 16 suspended from a gate type moving device 11, a welding torch 23 mounted on the wrist of the arm of the articulated robot 16, and moves the welding torch 23 at a predetermined attitude along a weld line of an object work 22 to perform welding operation.例文帳に追加

ロボット溶接装置１０は門構形移動装置１１に６軸垂直多関節型ロボット１６が天吊りされ、この多関節型ロボット１６のアームの手首に溶接用トーチ２３が装着され、対象ワーク２２の溶接線に沿って予め定める姿勢で溶接用トーチ２３を移動して溶接作業を行う。 - 特許庁

The active matrix type liquid crystal device having a plurality of rectangular pixels 5 arranged in a matrix has a pair of substrates disposed opposing to each other, a liquid crystal disposed between the pair of substrates and capable of showing both of splay alignment and bend alignment, and a gate line 3a formed on one of the substrates.例文帳に追加

マトリクス状に配列された複数の矩形の画素５を有するアクティブマトリクス型の液晶装置は、対向して配置された一対の基板と、一対の基板の間に配置された、スプレイ配向又はベンド配向のいずれの配向状態をも取りうる液晶と、一方の基板上に形成されたゲート線３ａと、を備える。 - 特許庁

Before a hopper in the lower part of a casing 12 being installed, a lot of discharge frames 14 are installed from the opening part 39 of the hopper by a gate type moving crane 41 disposed above the casing 12, a moving electrode 15 is installed every other discharge frame 14, and the hopper is installed finally.例文帳に追加

ケーシング１２の下部のホッパーが取り付けられる以前の段階に、ケーシング１２の上方に配置した門型移動クレーン４１によってホッパーの開口部３９から多数の放電枠１４を取り付けた後に、これらの放電枠の一個置きに移動電極１５を取り付け、最後にホッパー１３を取り付ける。 - 特許庁

It is also provided with a trench 17 extending from the top surface of the semiconductor substrate 2 to the drift region 6, a trench gate electrode 16 formed inside the trench 17, and a p-type impurities containing region 20 located inside the drift region 6 and formed in the area covering the bottom surface 17a of the trench 17.例文帳に追加

半導体基板２の表面からドリフト領域６に達するまで伸びているトレンチ１７と、トレンチ１７内に形成されているトレンチゲート電極１６と、ドリフト領域６内に位置するとともにトレンチ１７の底面１７ａを囲む範囲に形成されているｐ型不純物の含有領域２０を備えている。 - 特許庁

The thin triaxial magnetic sensor comprises a flux gate-type magnetic sensor, X-axis and Y-axis magnetic sensors 11a and b equipped on a silicon substrate 10, and a z-axis magnetic sensor 11c equipped on a tilting area 12 formed by anisotropic etching on the silicon substrate.例文帳に追加

フラックスゲート型の磁気センサーを用いて３軸磁気センサーを作製する場合に、シリコン基板１０上の平面上にＸ，Ｙ軸の磁気センサー１１ａ，ｂを配置し、シリコン基板１０の異方性エッチングにより形成した傾斜部１２にＺ軸の磁気センサー１１ｃを配置することで、薄型の３軸磁気センサーを作製する。 - 特許庁

To provide a trap type gate door in which the rotary regions of both arm members can be superposed without requiring the avoidance of the mutual rotary regions of both arm members, housing spaces among supports are not limited by a pair of the arm members and the danger of the pinching of a hand and a finger can be prevented.例文帳に追加

両アーム部材の互いの回動領域を避ける必要がなく、両アーム部材の回動領域を重ねることができ、而して、一対のアーム部材により支柱間の収容空間が制限されることがなく、しかも、手や指の挟み込みという危険をなくし得る跳ね上げ式門扉を提供すること。 - 特許庁

In the semiconductor nonvolatile memory device, a tunnel insulating film is provided between a tunnel region in a drain region and the side surface of a floating gate electrode formed in a form of being embedded in a fine hole, and a first conductivity type tunnel preventing region which is in an electrically floating state is provided in the vicinity of the surface of the drain region in contact with the fine hole.例文帳に追加

ドレイン領域内のトンネル領域と微細穴に埋め込まれる形で形成されたフローティングゲート電極の側面との間にはトンネル絶縁膜を設け、微細穴に接するドレイン領域の表面付近には、電気的にフローティング状態である第１導電型のトンネル防止領域を設けた。 - 特許庁

By the use of the capacitance type precision pressure meter 3, inert gas is introduced into the chamber 4 to make the pressure of the chamber 4 larger that the atmospheric pressure, and the gate valve of the chamber 4 is opened so that the flow of air introduced into the chamber 4 is controlled to prevent the refuse from being whirled up with the introduced air.例文帳に追加

精度の高い静電容量型の圧力計３を用いて、外気に対しチャンバ４の圧力を陽圧になるように不活性ガスをチャンバ内に導入しチャンバのゲ−トバルブを開くことによって、チャンバ内に流れ込む空気の流れを抑制し、流れ込む空気によるゴミの舞上がりを防止する。 - 特許庁

Since the trench 62 in the IGBT of the central part is shallow, the amount of majority carriers accumulated in a part along a gate insulating film 64 of a second conductivity type low concentration drift region 54 is smaller than that accumulated in the IGBT's in the peripheral part, and the amount of minority carriers to a region in the central part from a collector electrode is reduced.例文帳に追加

中央部のＩＧＢＴではトレンチ６２が浅いため、周辺部のＩＧＢＴより第二導電型低濃度ドリフト領域５４のゲート絶縁膜６４に沿う部分に蓄積する多数キャリアの量が少なくなり、中央部の領域へのコレクタ電極からの少数キャリアの量も少なくなる。 - 特許庁

The semiconductor integrated circuit includes a well region 13 of second conductivity type composed by connecting first regions 14a, 14b and 14c having a first resistance and second regions 15a and 15b having a second resistance higher than the first resistance, and insulated gate field effect transistors 16 and 17 formed in the first regions 14b and 14c.例文帳に追加

第１抵抗を有する第１領域１４ａ、１４ｂ、１４ｃと第１抵抗より高い第２抵抗を有する第２領域１５ａ、１５ｂとが連接してなる第２導電型のウェル領域１３と、第１領域１４ｂ、１４ｃに形成された絶縁ゲート電界効果トランジスタ１６、１７と、を具備する。 - 特許庁

To provide an emulsion composition which attaches without unevenness to a coated surface of a vehicle, especially a coated surface of a car, and enhances gloss and polish moreover while water repellency and water droplet sliding property are maintained, and especially to provide the emulsion composition suitable for use in an automatic car washer such as a gate type car washer and a spray car washer.例文帳に追加

車両塗装面、特に自動車の塗装面に塗りムラなく付着し、撥水性、水滴滑落性を維持しながら、光沢および艶出しが更に向上するエマルジョン組成物、特に門型洗車機やスプレー洗車機などの自動式洗車機に使用するのに好適なエマルジョン組成物を提供すること。 - 特許庁

Inside a gate type support frame 6 installed in a manner straddling the moving position of a moving table that travels forward and backward along the guide rail on a trestle, an elevation frame 7 that is vertically movable by a jack 8 is provided and, on the lower side thereof, a support bracket 9 that has a fixing shaft 10 in the left/right horizontal direction is attached.例文帳に追加

架台上のガイドレールに沿って前後に走行する移動テーブルの移動位置を跨ぐように設置した門型の支持フレーム６の内側に、ジャッキ８により上下移動可能な昇降フレーム７を設け、その下側に、左右水平方向の固定シャフト１０を備えた支持ブラケット９を取り付ける。 - 特許庁

A rotating hinge type intake gate includes first conducting tubes 10 which are installed between a door body 7 and support devices 8, and allow the water 4 on the upstream side of a channel 1 to flow therethrough; and second conducting tubes 11 which are attached to the support devices 8 and communicate with the first conducting tubes 10, and which allow the water 4 in the first conducting tubes 10 to flow therethrough.例文帳に追加

この発明は、扉体７から支持装置８までの間に設けられていて水路１の上流側の水４の一部を通す第１導水管１０と、支持装置８に設けられていてかつ第１導水管１０と連通していて第１導水管１０中の水４を通す第２導水管１１と、を備える。 - 特許庁

To provide an amorphous silicon crystallizing method for crystallizing amorphous silicon in a short time and with suppressing occurrence of crack or warp in a bottom gate type silicon composite having an electrode forming metal film between a substrate and a silicon layer, thereby denaturing the silicon layer to crystal silicon material.例文帳に追加

基板とシリコン層との間に電極形成用金属膜が設けられてなるボトムゲート型のシリコン複合体を、短時間で、クラックや反りの発生を小さく抑制しながら、アモルファスシリコンを結晶化させてシリコン層を結晶シリコンよりなるものに変質させることができるアモルファスシリコンの結晶化方法の提供。 - 特許庁

A manufacturing method for a semiconductor device is provided with the process of forming the amorphous silicon on a gate insulating film, the process of introducing acceptor impurities to be the acceptors and crystal growth suppression impurities suppressing the growth of the crystal to the amorphous silicon and the process of crystallizing the amorphous silicon and forming p-type polycrystalline silicon.例文帳に追加

前記ゲート絶縁膜上にアモルファスシリコンを形成する工程と、前記アモルファスシリコンに、アクセプタとなるアクセプタ化不純物と、結晶粒の成長を抑制する結晶成長抑制不純物を導入する工程と、前記アモルファスシリコンを結晶化させ、前記ｐ型多結晶シリコンを形成する工程とを含む。 - 特許庁

An impurity element that gives one conductivity-type is contained in a layer closer to a gate insulating film out of highly crystalline layers so as to form a channel formation region in a highly crystalline layer to be formed later, not in a poorly crystalline layer to be formed at an initial stage when deposition is started, out of the microcrystal semiconductor films.例文帳に追加

微結晶半導体膜のうち、成膜を開始した当初に形成される結晶性の劣った層ではなく、その後に形成される結晶性の高い層においてチャネル形成領域が形成されるように、結晶性の高い層のうちゲート絶縁膜に近い層に、一導電型を付与する不純物元素を含ませる。 - 特許庁

A laminated film MGD is laminated between a 1st conductivity- type semiconductor (P well W), where a channel of a memory transistor (M11a, etc.), is formed and a gate electrode (word line WL11, etc.), and formed of a plurality of dielectric film including charge storage means (carrier trap) which are made discrete in plane.例文帳に追加

メモリトランジスタ（Ｍ１１ａ等）のチャネルが形成される第１導電型半導体（ＰウェルＷ）とゲート電極（ワード線ＷＬ１１等）との間に積層され、平面的に離散化された電荷蓄積手段（キャリアトラップ）を内部に含む複数の誘電体膜からなる積層膜ＭＧＤが形成されている。 - 特許庁

The horizontal shaft type pump gate is provided with the submerged pump for forcibly draining water toward the other side from one side of a door 2, and is provided with a projecting part 6 projecting toward the bottom of a waterway from above a water surface so that the water flow direction in the vicinity of the water surface on one side gently changes toward the bottom of the waterway.例文帳に追加

扉２の一方の側から他方の側に向けて水を強制排水する水中ポンプが設けられた横軸式のポンプゲートであって、一方の側における水面近傍の水流方向が水路の底に向け緩やかに変動するように、水面の上方から水路の底に向けて突出する突出部６を備える。 - 特許庁

A normally-off type transistor includes a first region of a III-V semiconductor material, a second region of the III-V semiconductor material on the first region, a third region of the III-V semiconductor material on the second region, and a gate electrode adjacent to at least one side wall of the third region.例文帳に追加

ノーマリーオフ型トランジスタは、ＩＩＩ−Ｖ半導体材料の第１の領域、第１の領域上のＩＩＩ−Ｖ半導体材料の第２の領域、第２の領域上のＩＩＩ−Ｖ半導体材料の第３の領域、および第３の領域の少なくとも１つの側壁に隣接するゲート電極を含む。 - 特許庁

A reciprocating type piercing punch unit provided with a die 3 to pierce a hole in a soft metal sheet material in cooperation with a reciprocating punch 2, is provided with a gate 13b of a cleaning means to scrape off a soft metal coagulated matter deposited on the punch in piercing by allowing the punch 2 to be reciprocated.例文帳に追加

往復駆動されるパンチ２と協同して軟質金属シート材に穿孔するダイ３を備えた往復動型穿孔用パンチユニットにおいて、パンチ２が往復動することにより穿孔時に該パンチに凝着した軟質金属凝着物が掻き落とされるクリーニング手段のゲート１３ｂを設ける。 - 特許庁

This floor plate of the underfloor storage type tail gate is divided into three parts of a base plate member 51, an intermediate plate member 52 and a tip plate member 53, and two folding-up/deploying hydraulic cylinders for respectively performing folding-up operation of the intermediate plate member 52 and the tip plate member 53, are arranged in the intermediate plate member 52.例文帳に追加

床下格納式のテールゲートのフロアプレートは、基部プレート部材５１、中間プレート部材５２及び先端プレート部材５３に３分割され、中間プレート部材５２と先端プレート部材５３との折り畳み操作等をそれぞれ行う２個の折り畳み・展開用油圧シリンダが、中間プレート部材５２に設置されている。 - 特許庁

The surface concentration top region 14A of the p-type diffusion region 14 can be made comparatively high in impurity concentration because an opening is provided to a field oxide film 4 avoiding the gate electrode 6 and impurities are diffused by implanting impurity ions through the opening, and a surface leakage current occurring between itself and the source region and drain region of the adjacent MOS transistor can be restrained.例文帳に追加

Ｐ型拡散領域１４の表面濃度頂上領域１４Ａは、ゲート電極６と重ならずフィールド酸化膜４を開孔しイオン打ち込みによって拡散するため、比較的高濃度にすることができ、隣接したＭＯＳトランジスタのソース領域、ドレイン領域との表面リーク電流を抑制できる。 - 特許庁

The transistor comprises substrate; a first high-k dielectric layer 1 on the substrate; a first dielectric cap layer 2 on the first high-k dielectric layer 1; and a first gate electrode on the first dielectric cap layer 2 and consisting of a first conductive type semiconductor material 3 at a first doping level.例文帳に追加

トランジスタは、基板、基板上の第１ｈｉｇｈ−ｋ誘電体層１、第１ｈｉｇｈ−ｋ誘電体層１上の第１誘電体キャップ層２、および第１誘電体キャップ層２上の、第１ドーピングレベルで第１導電型の半導体材料３からなる第１ゲート電極とを含む。 - 特許庁

The semiconductor device has such an element integrated structure that a Zener diode (protection element) 2 for gate electrode protection against an overvoltage is connected to a DMOS transistor 1 in one element region E2 on one semiconductor substrate structure (P-type semiconductor substrate 10 having an epitaxial layer 11).例文帳に追加

この半導体装置は、一半導体基板構造（エピタキシャル層１１を有するＰ型半導体基板１０）上で過電圧に対するゲート電極保護のためのツェナダイオード（保護素子）２が一つの素子領域Ｅ２においてＤＭＯＳトランジスタ１に接続されて構成された素子一体化構造となっている。 - 特許庁

The device has a resistance element 6 formed on a resistance element forming region 17 of a Si substrate 1, using a wiring layer 20 formed at the same time as forming a gate electrode 12 of a MOS type transistor 22 constituting a memory cell in a transistor forming region 18 of the substrate 1 when forming the resistance element 6.例文帳に追加

開示されている半導体装置１０は、シリコン基板１の抵抗素子形成領１７に抵抗素子６を形成するにあたり、基板１のトランジスタ形成領域１８にメモリセルを構成するＭＯＳ型トランジスタ２２のゲート電極２２の形成時に同時に形成された配線層２０を用いて抵抗素子６を形成する。 - 特許庁

An HEMT 100 includes a semiconductor substrate 5 on which an undoped GaN layer 2 and an n-type AlGaN layer 4 are laminated in this order, a source electrode 6 and a drain electrode 10 formed on a surface of the semiconductor substrate 5 and a gate electrode 8 formed between the source electrode 6 and the drain electrode 10.例文帳に追加

ＨＥＭＴ１００は、アンドープのＧａＮ層２とｎ型のＡｌＧａＮ層４が順に積層されている半導体基板５と、半導体基板５の表面に形成されているソース電極６、ドレイン電極１０と、ソース電極６とドレイン電極１０の間に形成されているゲート電極８を備えている。 - 特許庁

A depletion type NMOS transistor ND1 whose gate and source are connected flows a start current for starting a constant current circuit to the gates of an NMOS transistor N2 and the NMO transistor NL3, thereby making it unnecessary to provide any start circuit for starting the constant current circuit to reduce the circuit scale of the constant current circuit.例文帳に追加

ゲートとソースとを接続されるデプレション型ＮＭＯＳトランジスタＮＤ１が定電流回路を起動する起動電流をＮＭＯＳトランジスタＮ２及びＮＭＯＳトランジスタＮＬ３のゲートに流すので、定電流回路を起動するための起動回路が不要になり、定電流回路の回路規模が小さくなる。 - 特許庁

To provide a perfect shutoff protection to a self excitation oscillation high-luminance high-output lamp stabilizer (10) of a type having a pair of complementary switching devices (22, 24) of a bridge construction which has a second inductor (48), that is, a gate driving inductor (46) connected in series to the control inductor at the joint between the switching devices.例文帳に追加

スイッチング装置間の接合部において、第２のインダクタ（４８）、つまり制御インダクタに直列接続するゲート駆動インダクタ（４６）を有するブリッジ構成の一対の相補形スイッチング装置（２２、２４）を備える形式の自励発振高輝度高出力ランプ安定器（１０）に対して、完全な遮断保護を提供する。 - 特許庁

In an n-channel type MOSFET 1, the front edge of a depletion layer does not reach up to a low-concentration drain diffusion region 5 when potential is applied among gate electrodes 15, and source electrodes 9 and a drain electrode 5 and a semiconductor substrate 1a and the depletion layer is expanded from the junction surfaces of the semiconductor substrate 1a and a well 3.例文帳に追加

ｎチャネル型ＭＯＳＦＥＴ１において、ゲート電極１５、ソース電極９およびドレイン電極５と、半導体基板1ａとの間に電位を印加して、半導体基板1ａとウェル３との接合面から空乏層を拡張させたとき、この空乏層の先端縁が、低濃度ドレイン拡散領域４にまで到達しない。 - 特許庁

This is the active matrix type liquid crystal display device using a TFT array, a dummy passivation film 12 using the same material as a passivation film 7 in a TFT part is arranged in the neighborhood of the passivation film 7 in the TFT part at the position on a gate electrode 4 and also at the position not overlapped with a source electrode 9.例文帳に追加

ＴＦＴアレイを用いたアクティブマトリクス型液晶表示装置であって、ＴＦＴ部におけるパッシベーション膜７と同一の材料を用い、ＴＦＴ部におけるパッシベーション膜７の近傍であって、ゲート電極４上に位置するとともに、ソース電極９とは重ならない位置にダミーパッシベーション膜１２を配置する。 - 特許庁

The MFS type field effect transistor 100 includes a semiconductor layer 10, a PZT-based ferroelectric layer 15 formed on the semiconductor layer 10, a gate electrode 16 formed on the PZT-based ferroelectric layer 15, and impurity layers 14, which are formed on the semiconductor layer 10 and constitutes a source or drain.例文帳に追加

ＭＦＳ型電界効果型トランジスタ１００は、半導体層１０と、半導体層１０の上に形成されたＰＺＴ系強誘電体層１５と、ＰＺＴ系強誘電体層１５の上に形成されたゲート電極１６と、半導体層１０に形成された、ソースまたはドレインを構成する不純物層１４と、を含む。 - 特許庁

To provide a liquid crystal display device allowing an optimal voltage independent of a gate-off voltage value to be applied to a liquid crystal when restoring a defective pixel of an active matrix type LCD in which a TFT is formed as a switching element in each pixel area, and to provide a pixel defect restoring method.例文帳に追加

本発明は、各画素領域にスイッチング素子としてＴＦＴが形成されたアクティブマトリクス型のＬＣＤの欠陥画素を修復した際に、ゲートオフ電圧の大きさに依存しない最適な電圧を液晶に印加できる液晶表示装置及び画素欠陥修復方法を提供することを目的とする。 - 特許庁

An FET 101 comprises: a compound semiconductor substrate 1; a semiconductor stacked structure 10 that is formed on the compound semiconductor substrate 1 and includes a channel layer 5 in which n-type carriers are accumulated, a Schottky layer 8, and a cap layer 9 in that order when viewed from the substrate side; a gate electrode 20; a source electrode 21; and a drain electrode 22.例文帳に追加

ＦＥＴ１０１は、化合物半導体基板１と、化合物半導体基板１上に形成され、当該基板側から見て、ｎ型キャリアが蓄積するチャネル層５、ショットキー層８、及びキャップ層９を順次含む半導体積層構造１０と、ゲート電極２０、ソース電極２１、及びドレイン電極２２とを備えている。 - 特許庁

In an injector driving circuit wherein a charge SW 26 is turned on/off by charge driving signals outputted from the MPU 2 of an engine ECU and a high voltage for valve opening of an injector 4 is stored in a capacitor 28, an NTC type thermistor 30 is used as the gate resistance of a MOSFET constituting the charge SW 26.例文帳に追加

エンジンＥＣＵのＭＰＵ２から出力されるチャージ駆動信号によりチャージＳＷ２６がオン／オフされて、コンデンサ２８にインジェクタ４開弁用の高電圧を蓄積するインジェクタ駆動回路において、チャージＳＷ２６を構成しているＭＯＳＦＥＴのゲート抵抗として、ＮＴＣ型のサーミスタ３０を用いる。 - 特許庁

To provide an integrated small-size and high-performance drive circuit by enhancing a current drive capability of an element at an output stage of the drive circuit of a semiconductor insulated gate type switching element for power conversion to reduce the circuit size, and a small-size and high-performance power converter using the drive circuit.例文帳に追加

電力変換用の半導体絶縁ゲート型スイッチング素子の駆動回路の出力段の素子の電流駆動能力を高め小型化することで、駆動回路を集積化したより小型で高性能な駆動回路と、さらにこれを用いることでより小型で高性能な電力変換装置を提供する。 - 特許庁

A contact hole 29 which exposes a source region 27 is formed in an interlayer insulating film 28 covering a gate electrode 25 and a source region 27 on an n^+ type semiconductor substrate 21 wherein a plurality of longitudinal MOSFETs 210 are formed, and the contact hole 29 is filled with a conductor plug 31 via a barrier metal film 30.例文帳に追加

複数の縦型ＭＯＳＦＥＴ２１０が形成されたｎ^＋型半導体基板２１上のゲート電極２５およびソース領域２７を覆う層間絶縁膜２８にソース領域２７を露出するコンタクト孔２９が形成され、コンタクト孔２９の内部にバリアメタル膜３０を介して導電体プラグ３１が充填されている。 - 特許庁

The source area 30a and the drain area 30b are respectively provided with first impurity areas 5b and 5c formed right under the gate electrode 12 of the n-type TFT 30, and second impurity areas 5f and 5g whose impurity concentration is higher than that of the first impurity areas 5b and 5c.例文帳に追加

ソース領域３０ａおよびドレイン領域３０ｂの各々は、ｎ型ＴＦＴ３０のゲート電極１２の真下に形成された第１不純物領域５ｂ，５ｃと、第１不純物領域５ｂ，５ｃの不純物濃度よりも高い不純物濃度を有する第２不純物領域５ｆ，５ｇとを有している。 - 特許庁

A crossing circuit 635 is separated from an inverted output 631, and a first node 635a and a second node 635b are connected to a power supply, thus making identical the voltages of the gate and source of respective p-channel type MOS transistors 636, 638 for constituting the crossing circuit 635 of a level shift circuit 142.例文帳に追加

襷がけ回路６３５は、反転出力部６３１から切り離されるとともに、第１ノード６３５ａおよび第２ノード６３５ｂが電源に接続されることで、レベルシフト部１４２の襷がけ回路６３５を構成する各Ｐｃｈ型ＭＯＳトランジスタ６３６，６３８のゲートおよびソースの電圧を同一とする。 - 特許庁