「LATCH」に関連した英語例文の一覧と使い方(92ページ目) - Weblio英語例文検索

When inertia force acts on the connector assembly 14 in a direction for releasing engagement between the connector assembly 14 and the lap anchor 5, the latch 39 begins to move in a direction for releasing engagement.例文帳に追加

コネクタアッシ１４に、慣性力がコネクタアッシ１４とラップアンカー５との係合を解除する方向に作用すると、ラッチ３９が係合解除方向に移動しようとする。 - 特許庁

During verification operation, the latch type sense amplifier 70 performs sense operation.例文帳に追加

ベリファイ動作時、電流制御回路５０が相補ビット線ＢＬＴ，ＢＬＢの少なくとも一方に所定の電流ＩＲＥＦを流した状態で、ラッチ型センスアンプ７０はセンス動作を行う。 - 特許庁

Further, in response to the input voltage inputted to the first latch during the last sampling period, a hold stage is so connected with the second bias circuit as to apply thereto a second bias current.例文帳に追加

さらにまた、ホールド段が、前のサンプル周期の間第１ラッチに加えられた入力電圧に応答してバイアス回路に第２のバイアス電流を加えるよう接続される。 - 特許庁

At the lower end of the door panel 4, a latch metal 13 with a L-section engaging with the engaging groove 10b and restricting upward movement of the door panel 4 is attached.例文帳に追加

ドアパネル４の下端部には、係合溝１０ｂに係合してドアパネル４の上方への移動を規制する断面Ｌ字形の掛け金具１３が取り付けられている。 - 特許庁

If the balance mechanism is released by means of a latch beginning mechanism, the balance mechanism automatically rotates to pour a sauce effluent into the storage vessel.例文帳に追加

ラッチ開始機構を用いてバランス機構が解放されると、バランス機構は自動的に回転し、受け容れ用貯蔵器の中にソース流出物を注ぐことが完了する。 - 特許庁

When the internal power supply voltage VDD is in a feeding state, the latch part 11 is turned to a set state and external power supply voltage VDE is supplied to the first terminal NP.例文帳に追加

内部電源電圧ＶＤＤが給電状態の際には、ラッチ部１１はセット状態となり、第１端子ＮＰに外部電源電圧ＶＤＥが供給される。 - 特許庁

This figure shows a state of this lock 50 during its locking to which a key slide 3, a latch 5, an inner plate 8 or the like are attached to a cover 7 thereby forming a cover assembly 70.例文帳に追加

図はこの発明の錠前５０のロック時の状態を示し、カバー７にキースライド３、ラッチ５、インナープレート８等が取り付けられ、カバー組立体７０を形成する。 - 特許庁

A hard latch circuit 30 is provided independently of the CPUs 11, 21 and keeps a condition that electric power is always supplied from a constant voltage power source and signal input is carried out.例文帳に追加

ハードラッチ回路３０は、各ＣＰＵ１１，２１とは独立して設けられ、定電圧電源より常時給電されて信号入力された状態を保持する。 - 特許庁

A striker 14 is covered with a casing 19, a pole 10 and a latch 13 are housed in a housing 22, and the casing 19 and the housing 22 are related under an engaged state in the case of a locked state.例文帳に追加

ストライカ（１４）をケーシング（１９）で覆い、ポール（１０）とラッチ（１３）をハウジング（２２）に納め、ケーシング（１９）とハウジング（２２）とを、ロック状態時、係合関係とさせる。 - 特許庁

A mechanical lock structure where by inserting a standard card 3, the key of the latch key lock can be turned, is provided.例文帳に追加

２）標準規格カードを挿入することで、掛け外し鍵錠の鍵を施錠方向に回転することができる機械的錠機構を設けたことを特徴とするロッカー用錠。 - 特許庁

To convert a level at high speed by converting signals on a low voltage side to the signals on a high voltage side by a first gate means and latching the converted signals by a latch circuit operated by control signals from the timing switch circuit of a high voltage side circuit further.例文帳に追加

従来のレベル変換の方法では、変換された信号が出力されるまでにトランジスタが多く介在し、レベル変換に時間がかかる。 - 特許庁

When a pressure difference occurs between a cockpit 4 and a cabin 5, a pressure-sensing piston 160 is pushed in, a trigger 170 and a flapper 180 are rotated and the latch base 120 is released.例文帳に追加

コックピット４とキャビン５の間に圧力差が発生すると感圧ピストン１６０が押し込まれ、トリガー１７０とフラッパー１８０が回動してラッチベース１２０を解放する。 - 特許庁

When a firs alarm detects abnormality, a first electromagnetic sole-solenoid 43 works, a first interlocking member 39 is removed and the second spring 31 is separated from the latch click 24.例文帳に追加

火災報知機が異常を検知すると第１電磁ソレソレノイド４３が作動し、第１連動部材３９を解して第２ばね３１をラッチ爪２４から離反させる。 - 特許庁

Further the chop saw includes a vise for holding the workpiece in the prescribed position, a latch support part to support a vise screw, and a jaw part provided in the vise screw.例文帳に追加

細断鋸は、所定の位置でワークピースを保持するための万力と、万力ネジを支持するラッチ支持部と、万力ネジにおいて配置された万力顎部とをさらに有する。 - 特許庁

If a read signal is inputted to a RAM 1, the data of one byte for a designated address are outputted on a data bus from the RAM 1 and are held with a bus latch 12.例文帳に追加

読み込み信号がＲＡＭ１に入力されると、ＲＡＭ１から指定アドレスの１バイトのデータがデータバスに出力され、バスラッチ１２によって保持される。 - 特許庁

The luminance data Di equivalent to one row stored in a data latch 50 are converted into luminance signals Bi in a DA converter 60A to be applied to an output buffer 70A.例文帳に追加

データラッチ５０に格納された１行分の輝度データＤｉは、ＤＡ変換器６０Ａで輝度信号Ｂｉに変換され、出力バッファ７０Ａに与えられる。 - 特許庁

The parallel time code data converted by the serial- parallel conversion circuit and succeeding the leading time data bit detected by the leading time data bit detection circuit is held by a data latch.例文帳に追加

データラッチでは、先端時刻データビット検出回路で検出した先端時刻データビット以降で、シリアル・パラレル変換回路で変換されたパラレルの時刻コードデータを保持する。 - 特許庁

An elastic and flexible property of the leg parts provides gentle force when the latch fitting surface separates from the post, so that the respective plug members jump, and come out of the socket.例文帳に追加

脚部の弾力的な可撓性の性質は、ラッチ嵌合表面が支柱から分離すると、穏やかな力を提供し、そのため各プラグ部材が跳ねてソケットから出る。 - 特許庁

Then, a switch 5 of the row selected by a row decoder 3 is turned on, and the count value latched in the latch circuit 7 of the row is outputted as a digitized sensing data.例文帳に追加

そして、行デコーダ３により選択された行のスイッチ５がオンとなり、その行のラッチ回路７に保持されたカウント値がデジタル化したセンシングデータとして出力される。 - 特許庁

To reduce a soft error rate in a latch circuit mounted in a semiconductor integrated circuit, and relieve an error recognized as a hard error when relief information is latched.例文帳に追加

半導体集積回路に搭載されるラッチ回路のソフトエラーレートを低減でき、救済情報等をラッチした場合にハードエラーと認識されるエラーの救済を可能とする。 - 特許庁

Then, an actuator member 15 is linked with the displacement of the latch lever 13, pushing the end 5k of the projection 5g of the cage 5 and moving in the x-axis direction.例文帳に追加

そして、ラッチレバー１３の変位にアクチュエータ部材１５が連動して、アクチュエータ部材１５がケージ５の突起５ｇの端部５ｋを押しながらｘ軸方向に移動する。 - 特許庁

Display data sent out of a data input/arithmetic circuit 133 are latched by a latch circuit 135 one after another and outputted to the outside through a data output circuit 134.例文帳に追加

データ取込・演算回路１３３から送出される表示データはラッチ回路１３５で順次ラッチされるとともに、データ出力回路１３４を経て外部に出力される。 - 特許庁

Thus, a latching is accomplished, without level shifting the low level, the low level is set to the voltage Vnn from the potential Vss after the latch and the level shifting is conducted easily.例文帳に追加

これにより、ロウレベルをレベルシフトせずにラッチすることができ、ラッチした後にロウレベルを接地電位Ｖｓｓから負電圧Ｖｎｎにでき、容易にレベルシフトできるようにする。 - 特許庁

A peripheral circuit involved in writing the picture data signal operates only for an operation period for writing by the latch circuit performed at a regular cycle, and halts for the other standby period.例文帳に追加

画像データ信号の書き込みに関する周辺回路は、一定周期で行われるラッチ回路の書き込みのための動作期間だけ動作し、他の待機期間は停止している。 - 特許庁

When the effective resistance reaches zero, the oscillation is stopped and when the Q reaches a prescribed value, the clock is stopped and a latch circuit LAT latches the final count (Q).例文帳に追加

実効抵抗値がゼロになると発振は停止し、それ以後Ｑの値が所定の値になった時点で、クロックを止め、ラッチ回路ＬＡＴで最終カウント値（Ｑ）を保持する。 - 特許庁

To reduce a chip occupied area by employing a fixed data shift redundancy method and enabling to share a data buffer among defective address latch circuits in a plurality of relief areas.例文帳に追加

固定式データシフトリダンダンシ方式を採用し、複数の救済エリアの不良アドレスラッチ回路でデータバッファの共有を可能とし、チップ占有面積の低減を図る。 - 特許庁

To perform stable operation of a bus driver circuit by detecting an external driving device on one bus side for latch-up protection, while achieving pull-down sufficiently low on the other bus side.例文帳に追加

いわゆるラッチアップ防止のため一方のバス側の外部駆動デバイスの検出と、他方のバス側の十分低いプルダウンを両立して、バス駆動回路を安定動作させる。 - 特許庁

Based on the informations, at a discharging timing, the number of nozzles assigned the multiflex values for discharging (it may be plural) is accumulated by using an adder 114 and a latch 115.例文帳に追加

その情報をもとに、ある吐出タイミングにおいて、吐出する多値（複数あるかもしれない）を割り振られたノズルの数を、加算器１１４とラッチ１１５を用いて累積する。 - 特許庁

To provide an inexpensive latching mechanism as a latching mechanism having a necessary and sufficient function to hold an actuator of a magnetic disk drive and including a latch formed in a one-piece structure.例文帳に追加

磁気ディスク装置のアクチュエータを保持するために必要十分な機能を有するラッチ機構として、ラッチをワンピース構造体とした安価なラッチ機構を提供すること。 - 特許庁

To provide a semiconductor integrated memory circuit capable of trimming all varied threshold value voltages of a plurality of latch circuits together, and a trimming method using the same.例文帳に追加

複数あるラッチ回路全てのしきい値電圧のばらつきを一括してトリミングすることが可能な半導体集積記憶回路及びそれを用いたトリミング方法を提供する。 - 特許庁

The source electrodes of the pMOS transistors Q3, Q4 of the internal circuit 1 (latch circuit) are connected to the power supply line VA1, and substrate electrodes are connected to the power supply line VA2.例文帳に追加

内部回路１（ラッチ回路）のｐＭＯＳトランジスタＱ３、Ｑ４のソース電極は電源線ＶＡ１に接続され、基板電極は電源線ＶＡ２に接続される。 - 特許庁

Counted values in the random number counter 14 are always output to the comparing ROM 17 to output data corresponding to the random number from the comparing ROM 17 to a latch resister 19.例文帳に追加

常時、乱数カウンタ１４のカウント値を比較ＲＯＭ１７へ出力し、比較ＲＯＭ１７からラッチレジスタ１９へ乱数値に対するデータを出力させる。 - 特許庁

The data signal line driving circuits 14, 15 apply the voltages to the top end and the bottom end of the data signal line change, respectively, in accordance with latch strobe signals LS1, LS2.例文帳に追加

データ信号線駆動回路１４、１５は、それぞれ、ラッチストローブ信号ＬＳ１、ＬＳ２に従い、データ信号線の上端および下端に印加する電圧を変化させる。 - 特許庁

To prevent a program from not being started until a power supply is turned off by latching a reset latch when rewriting of a program or update of a correction data is performed.例文帳に追加

プログラムの書換えや補正データの更新などが行われる場合に、リセットラッチが掛けられることで電源がＯＦＦされるまでプログラムが起動させられなくなることを防止する。 - 特許庁

The display data outputted from a driving control circuit 10 (display controller) for driving the fluorescent display apparatus is held as parallel data in a shift register 11 and a latch circuit 12.例文帳に追加

蛍光表示装置を駆動する駆動制御回路（表示コントローラ）１０から出力された表示データは、シフトレジスタ１１，及び、ラッチ回路１２でパラレルデータとして保持される。 - 特許庁

Consequently, timing when a counter circuit 42 ends a count operation is matched with timing when an RDL latch circuit 43 holds outputs of each of an inverting circuit 40a and a NAND circuit 40b.例文帳に追加

これにより、カウンタ回路42がカウント動作を終了するタイミングとRDLラッチ回路43が各反転回路40a及びNAND回路40bの出力を保持するタイミングとを揃えることができる。 - 特許庁

Only when the level value of the pulse command signal J differs from the level value of the feedback pulse signal H, an arc detection signal K is output to a latch and an interruption signal generator 51.例文帳に追加

パルス指令信号Ｊのレベル値が帰還パルス信号Ｈのレベル値と異なるときのみ、アーク検出信号Ｋをラッチおよび遮断信号発生器５１に出力する。 - 特許庁

To provide a circuit and method for reducing the number of nodes to forcibly fix a voltage level during a standby mode when using a clock-synchronized latch circuit.例文帳に追加

クロック同期したラッチ回路を用いるとき、スタンバイモード中に電圧レベルが強制的に固定されなければならないノードの数を減じる回路および方法を提供する。 - 特許庁

To provide a high speed data latch circuit which latches special data without depending on the duty radio of a clock and which can reduce a phase difference between the latched data and the clock.例文帳に追加

特定データをクロックのＤｕｔｙ比に依存することなくラッチし、ラッチされたデータとクロックとの位相差を少なくすることが可能な高速データラッチ回路を提供する。 - 特許庁

A read operation can be performed on the synchronous memory device 300 while the write data is transferred from the write latch 304 to the memory cells of the memory array 310.例文帳に追加

書き込みデータが書き込みラッチ３０４からメモリアレイ３１０のメモリセルに転送されている間にシンクロナスメモリ３００に対する読み出し処理を実行することができる。 - 特許庁

A data latch circuit 100 holds data read out from a memory cell group in a memory cell array 106 specified by a row address included in an address ADDU in a read-mode.例文帳に追加

データラッチ回路１１０は、リードモードにおいて、アドレスＡＤＤＵに含まれる行アドレスで指定されるメモリセルアレイ１０６内のメモリセル群から読み出されたデータを保持する。 - 特許庁

When the optical module 3 is in an inserted state, it is latched in the cage 5 by the projection 13e of a latch lever 13 being engaged with the opening 5f of the cage 5.例文帳に追加

光モジュール３の挿入状態においては、ラッチレバー１３の突起１３ｅがケージ５の開口５ｆと係合することにより光モジュール３がケージ５にラッチされる。 - 特許庁

To solve the problem that a memory defect cannot be decided only from the data outputted through latch circuits from a pair of read data buses, when a memory test is carried out by address degradation.例文帳に追加

アドレス縮退によりメモリテストを行った時は、１対のリードデータバスからにラッチ回路を通じて出力されるデータだけではメモリ不良を判定できない。 - 特許庁

To provide a semiconductor device that fixes a latch output at application of a power to any state externally or by simply operating a semiconductor chip.例文帳に追加

電源投入時のラッチ出力を、外部から、あるいは半導体チップを簡便に操作して任意にいずれかの状態に固定できる半導体装置を提供すること。 - 特許庁

γ-correction adjusting circuits 42 adjust the γ- corrected intermediate voltages upward or downward based on the data for adjustment latched by a data latch circuit 43.例文帳に追加

γ補正調整回路４２は、データラッチ回路４３にラッチされた調整用データに基づいて、γ補正された中間電圧を上方あるいは下方に調整する。 - 特許庁