「LSi」に関連した英語例文の一覧と使い方(49ページ目) - Weblio英語例文検索

To provide a timing-adjusting device and the adjusting method, by which an LSI containing functional blocks not generate violation for a signal timing limitation between the functional blocks.例文帳に追加

複数の機能ブロックを内蔵するＬＳＩにおいて、機能ブロック間の信号タイミング制約に違反を生じないタイミング調整装置及び調整方法を提供する。 - 特許庁

To provide a high-reliability electronic circuit board by preventing malfunction of an LSI due to temperature rise associated with mounting of a heat generation component; and an electronic circuit using the same.例文帳に追加

発熱部品の実装に伴う温度上昇によるＬＳＩの誤動作を回避し、信頼性の高い電子回路基板およびこれを用いた電子回路を提供する。 - 特許庁

A catalytic material layer is formed on the surface of the protective film and an ion beam is irradiated as oriented to a region to be reformed and exfoliated to excite a catalytic material, which reforms the protective film in the desired region so as to exfoliate the protective film covering the surface of the LSI, or to reform and remove an insulating material of the LSI and the protective film.例文帳に追加

ＬＳＩ表面に被覆されている保護膜または、ＬＳＩにおける絶縁物質および前記保護膜を改質し剥離すべく、前記保護膜表面に触媒物質層を形成し、改質し剥離すべき部位に指向してイオンビームを照射して前記触媒物質を励起し所望部位の保護膜等を改質する。 - 特許庁

The tag for an RFID has the tag antenna and the LSI chip, connected in parallel with the tag antenna, and the tag antenna is configured to have a feeding terminal with the LSI chip connected thereto, a loop antenna connected to the feeding terminal and a bypass conductive wire for bypassing the loop of the loop antenna, wherein the linewidth of the bypass conductive wire is larger than the linewidth of the loop antenna.例文帳に追加

ＲＦＩＤ用タグは、タグアンテナとそれに並列接続されるＬＳＩチップを有し、タグアンテナは，ＬＳＩチップが接続された給電端子と，給電端子に接続されたループアンテナと，ループアンテナのループをパイバスするパイバス導電線を有して構成され、さらに、バイパス導電線の線幅はループアンテナの線幅より太いことを特徴とする。 - 特許庁

To provide a semiconductor integrated circuit capable of generating an intended amount of electric power source noise at intended timing only within an intended area, operable not only when production-inspecting an LSI main body but also when production-inspecting an LSI mounting device, and capable of confirming precisely not only resistance against the electric power source noise but also resistance against a cross-talk noise.例文帳に追加

意図したエリアだけに意図したタイミングで意図した量の電源ノイズを発生させることができ、ＬＳＩ本体の製造検査時だけでなくＬＳＩ搭載装置の製造検査時にも動作可能であり、また、このとき電源ノイズだけでなく、クロストークノイズの耐性も高精度に確認することができる半導体集積回路を提供する。 - 特許庁

Leakage current values of respective parameters are calculated based upon variation distribution average values for each condition through weighting by correlation (correlation value) between in-chip variation data or a distribution model of respective parameters of leakage current factors of transistors Tr alone and IDDQ values of the respective parameters, and an IDDQ value of the whole LSI is calculated to calculate the IDDQ value with high-precision.例文帳に追加

トランジスタTr単体リーク電流要因の各パラメータにおけるチップ内ばらつきデータまたは分布モデルと各パラメータのIDDQ値との相関関係(相関値)による重み付けから、各パラメータのリーク電流値を各条件毎のばらつき分布平均値に基づき算出し、LSI全体のIDDQ値を算出することにより、精度の高いIDDQ値を算出する。 - 特許庁

To provide a design data dependency management device for efficiently managing design data to be input and the version number of a design tool, in a series of operations of design of a large-scale LSI, when the LSI is divided and hierarchical design is performed or when a plurality of designers perform designing collectively.例文帳に追加

本発明は、大規模なＬＳＩの設計の一連の作業において、そのＬＳＩを分割し階層設計をする場合、または複数の設計者が共同で設計を行なう場合に、その入力となる設計データあるいは、設計ツールの版数を効率良く管理する設計データ依存関係管理装置を提供することを課題とする。 - 特許庁

In this case, light emission data to be utilized for the light emission control by the subordinate MPU 82 are stored also in a common ROM 87, and the light emission data are transmitted from the sound output LSI 86 to the subordinate MPU 82 via a bus B1 to be used for giving the sound output command from the subordinate MPU 82 to the sound output LSI 86.例文帳に追加

この場合に、サブＭＰＵ８２において発光制御を行うために利用される発光データは共通用ＲＯＭ８７にも記憶されており、その発光データはサブＭＰＵ８２から音出力ＬＳＩ８６に音出力指示を行うために利用されるバスＢ１を介して音出力ＬＳＩ８６からサブＭＰＵ８２に送信される。 - 特許庁

The graphics LSI has an audio housing area for hosing audio system execution information sent from the CPU into a housing destination address and a transfer circuit 33b which reads out the audio system execution information housed in the audio housing area to be transferred to a register 62 on the side of the audio LSI.例文帳に追加

このグラフィックＬＳＩは、ＣＰＵによって発行されたオーディオ系実行情報を格納先アドレスに格納するオーディオ系格納領域と、このオーディオ系格納領域に格納されたオーディオ系実行情報を読み出し、この読み出したオーディオ系実行情報をオーディオＬＳＩ側のレジスタ６２に転送する転送回路３３ｂとを有する。 - 特許庁

The controller is provided with a bridge LSI 130 connected to a control processor 120 and to a communication processor 110, a memory 140 connected to the LSI 130, a system bus interface 160 for connecting the controller to an object 400 to be controlled through a system bus 200, and a network interface 150 for connecting the controller to a terminal 20 through the Internet 10.例文帳に追加

制御用プロセッサ１２０と通信用プロセッサ１１０とのそれぞれに接続されたブリッジＬＳＩ１３０と、ブリッジＬＳＩ１３０に接続されたメモリ１４０，制御対象４００とシステムバス２００を介して接続するためのシステムバスインターフェイス１６０、端末２０とインターネット１０を介して接続するためのネットワークインターフェイス１５０を備えた。 - 特許庁

A CPU of the mother board monitors a status signal 506 showing ON/OFF state of power supply from a power control LSI 201h, 202h of each extension board, confirms whether a control signal for control instruction of power ON/OFF is appropriate or not based on the monitoring result, and directly transmits the control signal to the power control LSI separately from a PCI bus.例文帳に追加

マザーボードのＣＰＵは、各拡張ボードの電源制御用ＬＳＩ２０１ｈ，２０２ｈから電源のＯＮ／ＯＦＦ状態を示すステータス信号５０６をモニタし、モニタ結果によって、電源ＯＮ／ＯＦＦの制御指示を行う制御信号が適切であるか確認し、ＰＣＩバスとは別に直接、この電源制御用ＬＳＩに制御信号を送信する。 - 特許庁

The circuit is provided with the LSI 1 for selectively carrying out the ordinary operation being operation in a temperature area of normal operation and temperature raising operation being operation of raising temperature to the prescribed temperature area based on an instruction, and a temperature raising control part 2 for outputting the instruction of the ordinary operation or the temperature raising operation to the LSI 1.例文帳に追加

正常に動作する温度領域の動作である通常動作と、温度を所定の温度領域まで上昇させる動作である温度上昇動作を指示に基づいて選択的に行うＬＳＩ１と、通常動作と温度上昇動作のいずれかの動作の指示をＬＳＩ１へ出力する温度上昇制御部２とを備えた。 - 特許庁

The nucleic acids or proteins are coupled with an LSI (large scale integrated circuit) writable and readable noncontactly from an outside, information of the nucleic acids or proteins is recorded in the LSI, and they are thereby discriminated and identified efficiently, in particular, without being limited by the number of kinds.例文帳に追加

外部より非接触的に書き込み及び読み込み可能なＬＳＩ（Ｌａｒｇｅ ｓｃａｌｅ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）と核酸やタンパク質とを結合させ、核酸やタンパク質の情報をＬＳＩに記録することにより、特に核酸やタンパク質の種類の数に制限なく、これらを効率的に識別し同定することが可能であることを見出した。 - 特許庁

The connection reliability of the flip chip connection section is secured by arranging a protruding electrode 3 formed on the LSI chip 1 flip-chip connected to a wiring board 5, and an electrode 4 formed on a LSI chip 8 at the different position in the vertical direction to suppress propagation of mechanical damage caused by wire bonding of the electrode 4 to the flip chip connection section.例文帳に追加

配線基板５にフリップチップ接続されたＬＳＩチップ１に形成された突起電極３と、ＬＳＩチップ８に形成された電極４とを鉛直方向において異なる位置に配置することにより、電極４におけるワイヤボンド時の機械的ダメージがフリップチップ接続部に伝播することを抑制し、フリップチップ接続部の接続信頼性を確保する。 - 特許庁

In this electronic control system 1, when a CLK generated from a CLK 2 is normally worked in an LSI/FPGA 20 that is the signal processing semiconductor device, a controller 10 is accessible to FF 114 of monitoring register synchronously to the CLK in cooperation with synchronization circuits (FF101-FF107, etc.) of the LSI/FPGA.例文帳に追加

この発明の電子制御システム１は、信号処理用半導体装置であるＬＳＩ／ＦＰＧＡ２０においてＣＬＫ２から生成されたＣＬＫが正常に働いている場合、コントローラ１０がＬＳＩ／ＦＰＧＡの同期化回路（ＦＦ１０１〜ＦＦ１０７等）と協働して監視用レジスタのＦＦ１１４にＣＬＫに同期してアクセスすることができる。 - 特許庁

To complete a digital signal processing within the control cycle of predetermined shortened time by using the conventional LSI of an arithmetic operation processing speed without increasing the arithmetic operation processing speed of a digital signal processing LSI for the shortened control cycle time of focusing or tracking accompanying the high doubling speed of the reproducing/recording speed of an optical disk.例文帳に追加

光ディスクの再生及び記録制御の高倍速化に伴うフォーカシングやトラッキングの制御サイクル時間の短縮化に対して、デジタル信号処理ＬＳＩの演算処理速度の改善を行うことなく、従来の演算処理速度のＬＳＩを用いて、短縮化された所定時間の制御サイクル内にデジタル信号処理を収める。 - 特許庁

A scramble processing circuit 17 scrambling a digital signal to be outputted from a digital signal processing circuit 16 is provided in the inside of the digital signal processing LSI 6 and a descramble processing circuit 18 descrambling a scrambled digital signal to be transmitted through the external busses 13 to 15 is provide in the inside of the D/A conversion LSI 7.例文帳に追加

ディジタル信号処理ＬＳＩ６の内部には、ディジタル信号処理回路１６から出力されるディジタル信号をスクランブルするスクランブル処理回路１７が設けられ、Ｄ／Ａ変換ＬＳＩ７の内部には、外部バス１３〜１５を通じて伝送されてくるスクランブルされたディジタル信号をデスクランブルするデスクランブル処理回路１８が設けられる。 - 特許庁

This semiconductor device 10 is provided with a package in a box shape of forming a heat insulation space S by a lower multilayer substrate 15, an upper multilayer substrate 16 and a partitioning plate 13, a lower LSI chip 11 mounted on the inner surface of the lower multilayer substrate 15 and an upper LSI chip 12 loaded on the outer surface of the partitioning plate 13.例文帳に追加

本発明の半導体装置１０は、下部多層基板１５、上部多層基板１６、及び、仕切り板１３によって断熱空間Ｓを形成する箱形状のパッケージと、下部多層基板１５の内面上に搭載される下部ＬＳＩチップ１１と、仕切り板１３の外面上に搭載される上部ＬＳＩチップ１２とを有している。 - 特許庁

This method comprises a supply step in which liquid heat hardened resin 3 is supplied on a bump surface 12 of the LSI package 1, a mounting step in which the LSI package 1 is mounted on the printed circuit board 2 by facing the bump surface downwards and by positioning, and a heating and melting step in which the solder bumps 11 and solder covering over the solder bumps 11 are melted and bonded.例文帳に追加

ＬＳＩパッケージ１のバンプ面１２に液状の熱硬化性樹脂３を供給する供給工程と，バンプ面１２を下面にすると共に位置合せして，ＬＳＩパッケージ１をプリント配線板２に搭載する搭載工程と，はんだバンプ１１と，電極パッド２１を被覆するはんだとを溶融させて接続する加熱溶融工程とからなる。 - 特許庁

The graphics LSI 3 has an audio housing area for housing audio system execution information sent from the CPU 1 into a housing destination address and a transfer circuit which reads out the audio system execution information housed in the audio housing area to be transferred to a register 62 on the side of the audio LSI 6.例文帳に追加

このグラフィックＬＳＩ３は、ＣＰＵ１によって発行されたオーディオ系実行情報を格納先アドレスに格納するオーディオ系格納領域と、このオーディオ系格納領域に格納されたオーディオ系実行情報を読み出し、この読み出したオーディオ系実行情報をオーディオＬＳＩ６側のレジスタ６２に転送する転送回路とを有する。 - 特許庁

A receive side LSI and/or a transmit side LSI has a timing adjusting means for a plurality of channels for transmitting signals relayed through device groups forming a signal transmission route every a plurality of channels, thereby transmitting signals on this signal route with exact timings.例文帳に追加

複数チャンネルごとに中継するデバイス群で構成される信号伝送経路を介して伝送される信号に対して、受信するＬＳＩおよび送信するＬＳＩまたはいずれかにタイミング調整手段を中継するデバイス群で伝送される複数のチャンネルごとに設けることにより、正確なタイミングで信号を伝送することができる。 - 特許庁

To provide an LSI usable even in disks devices whose specifications are different between a plurality of makers capable of easily dealing with even such a case where the necessity of specification change or function addition occurs, and preventing the contents of software or the transfer of signals from being leaked to the outside during its operation, and an optical disk device using the LSI.例文帳に追加

複数のメーカー間での規格や仕様の異なるディスク装置においても用いることが可能であり、仕様変更や機能追加などの必要性が生じた場合にも対応が容易であり、さらにはＬＳＩの動作中にソフトウェアの内容や信号のやりとりが外部に漏洩する心配がないＬＳＩおよびそれを用いた光ディスク装置を提供すること。 - 特許庁

In a reception LSI 2, an error detecting circuit 22 reports the existence of an uncorrectable error, which exceeds error correction ability by an error correcting code, by the use of an uncorrectable error detecting signal, a reception ID counter 24 outputs a re-transmission request packet transmitting signal, and a data transmitting circuit 25 transmits a re-transmission request packet to a transmission LSI 1.例文帳に追加

受信ＬＳＩ２では、エラー検出回路２２がエラー訂正符号によるエラー訂正能力を超える訂正不可能エラーがあった場合に訂正不可能エラー検出信号により通知し、受信ＩＤカウンタ２４が再送要求パケット送信信号を出力し、データ送信回路２５が再送要求パケットを送信ＬＳＩ１に送信する。 - 特許庁

An input inverting buffer circuit 12 and a clock half period delay circuit 13 that delay each input signal such as the start pulse signal SP, the video data signals R, G, B and the clock signal CK propagated through the LSI chips 1,..., by a half period of the clock signal CK and provide the output of them are provided to each source driver LSI chip 1.例文帳に追加

ソースドライバＬＳＩチップ１…に縦続して伝搬されるスタートパルス信号ＳＰ、映像データ信号Ｒ・Ｇ・Ｂ、クロック信号ＣＫを、これら各入力信号に対してクロック信号ＣＫの半周期分を遅延させて出力させる入力反転バッファ回路１２及びクロック半周期遅延回路１３が各ソースドライバＬＳＩチップ１…に設けられている。 - 特許庁

By the method, the versions of the EDA libraries of the cells which are used for generating the system LSI designed by the multiple designers are collectively compared, so as to prevent a logical examination mistake, etc., in the system LSI, which occurs when the EDA library with the different version is used between different designing processes.例文帳に追加

この方法によれば、多数の設計者が設計しているシステムＬＳＩの形成に使用されているセルのＥＤＡライブラリのバージョンを簡易な操作で一括して比較することができ、異なる設計工程間で異なるバージョンのＥＤＡライブラリを使用したために起こるシステムＬＳＩの論理的な検証ミス等を未然に防ぐことができる。 - 特許庁

A process state managing means 11 manages the states of processes of respective lots of process devices constituting an LSI development trial manufacturing line as product process state information.例文帳に追加

処理状況管理手段１１は、ＬＳＩ開発試作ラインを構成する複数のプロセス装置における各ロットに対する処理の状況を製品処理状況情報として管理する。 - 特許庁

A pitch transformer LSI 5 transforms the pitch based on the chord from which the pitch of the voice signal is detected, and a mixer 6 mixes this transformed voice with the inputted voice and outputs the mixture.例文帳に追加

音高変換ＬＳＩ５は、音声信号の音高を検出された和音に基づいて音高変換し、この変換音声と入力された音声とをミキサ６がミキシングして出力する。 - 特許庁

To provide a resin composition of a low dielectric constant that can produce molded products showing good properties that can be suitably used as an insulating coating layer for electronic circuit cards or for LSI.例文帳に追加

電子回路基板やＬＳＩの絶縁皮膜として好適に利用できる良好な特性を示す成形体を製造可能な低誘電率組成物及び該成形体の提供。 - 特許庁

When the current consumption of each of CPU blocks 104 and 105 in the LSI 103 is measured, a power supply 111 for current measurement and a current measurement circuit 113 are connected to a power supply terminal 112 dedicated to current measurement.例文帳に追加

ＬＳＩ(103)内の各ＣＰＵブロック(104,105)の消費電流測定時には、電流測定専用電源端子(112)に、電流測定用電源(111)および電流測定回路(113)を接続する。 - 特許庁

For example, a surface-emitting semiconductor laser 21 and a driver IC 22 are three-dimensionally disposed across a sub-mount substrate 20a, and an LSI 23 such as a CPU or the like is mounted on the driver IC 22.例文帳に追加

例えば、サブマウント基板２０ａを挟んで面発光半導体レーザ２１とドライバＩＣ２２とを立体的に配置し、ドライバＩＣ２２の上にＣＰＵ等のＬＳＩ２３を搭載する。 - 特許庁

The potential VR1 in which the potential of an external power supply 24 and the ground potential are divided by a resistance element 28 and a resistance element 30 is supplied to the internal circuit of the LSI via a power feeding path 34.例文帳に追加

外部電源２４の電位と大地電位とを抵抗素子２８と抵抗素子３０とで分圧した電位ＶＲ１をＬＳＩ２２の内部回路へ給電路３４を介して給電する。 - 特許庁

In an HDC(Hard Disk Controller) being an LSI for controlling a disk memory, a read cache control part 104 is provided with a host address latch part 105, a hit decision part 106, and a cache data table 107.例文帳に追加

ディスク記憶装置制御用ＬＳＩであるＨＤＣ(Hard Disk Controller)において、リードキャッシュ制御部１０４内にホストアドレスラッチ部１０５と、ヒット判定部１０６と、キャッシュデータテーブル１０７を持つ。 - 特許庁

For the COG mounting, the anisotropic conductive film 8 is press-bonded in a state wherein a dummy pattern 10 is formed on the array substrate 2, and then the driving LSI 6 is mounted by heat-press bonding.例文帳に追加

ＣＯＧ実装に際しては、アレイ基板２上にダミーパターン１０を形成した状態で異方性導電膜８を仮圧着し、その後、駆動ＬＳＩ６を熱圧着により実装する。 - 特許庁

To prevent the drop of operation property of a semiconductor integrated circuit device, by reducing the parasitic of a MISFET made in the logic part of a logic-DRAM mixed LSI.例文帳に追加

ロジック−ＤＲＡＭ混載ＬＳＩのロジック部に形成されるＭＩＳＦＥＴの寄生抵抗を低減することによって、半導体集積回路装置の動作特性の低下を防止する。 - 特許庁

In this case, a relation of slew rate Δt=CR holds (here, C=internal parasitic capacitance of LSI+load capacitance of a liquid crystal panel), therefore, it becomes easy to set a resistor value suitable for a load amount.例文帳に追加

この場合、スルーレートΔｔ＝ＣＲ（ここで、Ｃ＝ＬＳＩ内部寄生容量＋液晶パネル負荷容量）の関係が成り立つため、負荷の大きさに適した抵抗値の設定が容易となる。 - 特許庁

To attain an excellent protection characteristic with low voltage trigger for assurance of reliability when an ESD protective circuit using an SCR is applied to an LSI where it is advancing to make the circuit low voltage.例文帳に追加

低電源電圧化が進んでいるＬＳＩ にＳＣＲ を用いたＥＳＤ 保護回路を適用する場合に、低電圧トリガで良好な保護特性を実現し、信頼性を高める。 - 特許庁

A process state managing means 11 manages the states of processes of respective lots of a plurality of process devices constituting an LSI development trial manufacturing line as product process state information.例文帳に追加

処理状況管理手段１１は、ＬＳＩ開発試作ラインを構成する複数のプロセス装置における各ロットに対する処理の状況を製品処理状況情報として管理する。 - 特許庁

The Si board 16 is connected electrically and mechanically to the LSI chip 17 with a bump electrode 20, thereby enabling giving or taking of an electrical signal between the contactor 7 and the outside thereof.例文帳に追加

Ｓｉ基板１６とＬＳＩチップ１７とをバンプ電極２０により電気的および機械的に接続することにより、コンタクタ７の外部との電気信号のやり取りを可能とする。 - 特許庁

A reinforcing pattern 20 is provided at the external circumference of an LSI 10' introducing a low-k film 14 as the interlayer film in order to suppress generation of peeling 40 of the interlayer film.例文帳に追加

たとえば、層間膜にｌｏｗ−ｋ膜１４を採用するＬＳＩ１０’において、その外周部に、層間膜剥がれ４０の発生を抑制するための補強パターン２０を配設する。 - 特許庁

A compressed-data generation means 20 has a function which compresses a test pattern to be given to this LSI tester 100 and which generates compresses data 30.例文帳に追加

ＬＳＩテスタに与えるテストパターンの圧縮データを生成する圧縮データ生成手段と、前記圧縮データに基づきＬＳＩのテストを行うＬＳＩテスタとを含むＬＳＩテストシステムである。 - 特許庁

To provide a flip chip mounting body which is applicable to the flip chip mounting of a next-generation LSI and has high productivity and reliability, a mounting apparatus for the flip chip mounting body, and a bump forming apparatus.例文帳に追加

次世代ＬＳＩのフリップチップ実装に適用可能な、生産性及び信頼性の高いフリップチップ実装体及びその実装装置、並びにバンプ形成装置を提供する。 - 特許庁

To provide an easily constitutable image data transmitting device by using an LSI for information compression processing which is not mounted with any interface function under the consideration of its connection to an external memory.例文帳に追加

外部メモリとの接続を考慮したインターフェース機能を搭載していない情報圧縮処理用ＬＳＩを用いて容易に構成可能な画像データ伝送装置を提供する。 - 特許庁

A semiconductor substrate provided with an integrated circuit such as an LSI is polished by CMP or the like, and the semiconductor substrate is made into a thin film by forming an embrittlement layer in the semiconductor substrate and separating a part of the semiconductor substrate.例文帳に追加

また、三次元半導体集積回路において、ＬＳＩチップをより薄型化して積層することで集積密度を向上させることが可能な技術を提供する。 - 特許庁

A wiring pattern 6 for connection with the I/O(input/output) terminal 3 of a bare chip 4 is formed on the build-up layer 2 of a substrate 1 and the bare chip 4 is mounted on an LSI package.例文帳に追加

ベアチップ４に設けられたベアチップＩ／Ｏ（入出力）端子３に接続する配線パタ−ン６を基板１のビルドアップ層２に形成し、ベアチップ４をＬＳＩパッケージに実装する。 - 特許庁

To provide a parallel processing circuit and its configuration method that can utilize the design resource of a processing circuit for a conventional communication LSI for 1 byte processing, suppress increase in the circuit scale and provide versatility to other processes than the arithmetic processing.例文帳に追加

従来の１バイト処理の通信用ＬＳＩの処理回路の設計資産を活用し、回路規模の増大を抑制するとともに、演算処理以外にも汎用性を持たせる。 - 特許庁