「LSi」に関連した英語例文の一覧と使い方(71ページ目) - Weblio英語例文検索

In the case of generating the simulation test bench of a digital LSI circuit with plural input signal lines, test patterns are generated for every input signal line (a step 10), the test patterns with the same input timing are connected by bit connection for at least two or more input lines and the test pattern file to which the data compression is performed is generated (a step 11).例文帳に追加

複数の入力信号線を持つデジタルＬＳＩ回路のシミュレーションテストベンチを生成する場合において、各入力信号線ごとにテストパターンを作成し（ステップ１０）、それらを少なくとも２本以上の入力信号線について、入力するタイミングが同じものをビット連接により接合し、データ圧縮したテストパターンファイルを生成する（ステップ１１）。 - 特許庁

A temperature detecting circuit 103 is built in the semiconductor device 104 itself, when evaluating the temperature of the semiconductor device 104, using a thermostreamer 102, a temperature of an evaluation objective circuit 105 is detected accurately, the detection temperature is monitored all the time by an LSI tester 101, and the temperature of an evaluation objective circuit 105 is conformed thereby with a desired temperature.例文帳に追加

サーモストリーマ１０２を用いた、半導体装置１０４の温度評価を実施するに際し、その半導体装置１０４自体に温度検出回路１０３を内蔵させ、評価対象回路１０５の温度を正確に検出し、その検出温度をＬＳＩテスタ１０１にて常にモニタして、評価対象回路１０５の温度を所望の温度に一致させる。 - 特許庁

To provide a semiconductor integrated circuit, which is equipped with a metal fuse structure which is restrained from causing failure to it due to the fact that moisture penetrates through molding resin, when the defective bits of memory cells which form an LSI are substituted by redundant bits and a fuse-cutting device which cuts off the fuses of the same.例文帳に追加

ＬＳＩを構成するメモリセルの不良ビットを冗長ビットで代替した場合に、モールド樹脂を浸透してきた水分によって金属製ヒューズに起因する動作不良を起さないようにしたヒューズ構造を有する半導体集積回路装置およびそのような半導体集積回路装置のヒューズを切断するヒューズ切断装置を提供する。 - 特許庁

A lightness adjusting means 110 draws the initial value of a lightness control value, based on the contents of electric control supplied from an LSI tester 101 to a semiconductor element 106 to be tested and image observing conditions drawn from the contents of control supplied from an electron beam system control means 108 to an electron beam system (a electron beam generating source 104 and a secondary electron detector 105).例文帳に追加

明度調整手段１１０は、ＬＳＩテスタ１０１から被試験半導体素子１０６へ供給される電気的制御内容と、電子ビーム系制御手段１０８から電子ビーム系（電子ビーム発生源104、2次電子検出器１０５）への制御内容から導出される像観測条件とに、基づき明度の制御値の初期値を導出する。 - 特許庁

To provide a substrate for probe cards constituting a probe card capable of accurately inspecting the electric characteristics of electrode pads arranged on a semiconductor element such as an LSI chip of advanced high integration and to provide a laminate for probe cards; a probe card using the laminate for probe cards; and a semiconductor wafer inspection apparatus using the probe card.例文帳に追加

高集積化が進んだＬＳＩチップ等の半導体素子上に配列された電極パッドの電気的特性を正確に検査できるプローブカードを構成するプローブカード用基板およびプローブカード用積層体、さらに、このプローブカード用積層体を用いたプローブカードおよびこのプローブカードを用いた半導体ウエハ検査装置を提供すること。 - 特許庁

The verification device used as an operation model during logic simulation for verifying a logic circuit in LSI development is comprised of a means for automatically generating a operation parameter required for generating simulation patterns, and a means for a person in charge of the verification to set the operation parameter, and dynamically switches these means during the simulation.例文帳に追加

ＬＳＩ開発における論理回路を検証するための論理シミュレーションで用いられる動作モデルとなる検証装置に、シミュレーションパターン発生に必要となる動作パラメータを自動生成する手段と動作パラメータを検証担当者が設定する手段の２つを備え、また、その手段をシミュレーション中に動的に切り替えれるようにする。 - 特許庁

To provide a semiconductor circuit capable of accurately reproducing both leading and trailing delay characteristics of the semiconductor circuit itself, realizing a delay characteristic over a wide power supply voltage range while suppressing increase in the circuit scale, realizing a wiring delay characteristic depending on the crosstalk between wires located closely to each other, and accurately reproducing the delay characteristic of a critical path of an LSI.例文帳に追加

半導体回路の立ち上がりまたは立ち下がり遅延特性の両方を正確に再現でき、回路規模の増加を抑えながら、広い電源電圧範囲で遅延特性を実現でき、また、近接する配線のクロストークに依存した配線遅延特性を実現でき、ＬＳＩのクリティカルパスの遅延特性を正確に再現できる半導体回路を提供する。 - 特許庁

A description concerning a performance evaluation model for evaluating the performance of the hardware structure of an LSI is separated to an algorithm part expressing the function of the hardware structure and an architecture part to affect the performance of the hardware structure and the performance of the hardware structure is evaluated on the basis of the description in the algorithm part and the description in the architecture part.例文帳に追加

ＬＳＩのハードウェア構造の性能を評価するための性能評価モデルに関する記述を、ハードウェア構造の機能を表現しているアルゴリズム部分とハードウェア構造の性能に影響を及ぼすアーキテクチャ部分とに分離し、アルゴリズム部分の記述とアーキテクチャ部分の記述とに基づいて、ハードウェア構造の性能を評価する。 - 特許庁

There is provided a system LSI 201 which displays an image of image data recorded in a memory card 500 on a display monitor 301 as a translucent small image smaller than the through image or the reproduced image, the image being superimposed on the through image picked up by the imaging device or the reproduced image formed by reproducing the image data recorded in the memory card 500.例文帳に追加

本発明は、撮像素子が撮像しているスルー画像、またはメモリカード５００に記録された画像データを再生した再生画像に重畳して、半透明で、スルー画像の大きさまたは再生画像の大きさより小さい小画像として、メモリカード５００に記録された画像データの画像を表示モニタ３０１に表示するシステムＬＳＩ２０１を備える。 - 特許庁

An optical disk device 1 controls an operation of a device main body on the basis of main body characteristics adjustment value read out from a flash ROM 25 when the power source is on, without performing a main body characteristics adjustment which obtains adjustment value for absorbing the dispersion in characteristics by the manufacturing process, etc., about electronic parts, such as LSI used for the device main body.例文帳に追加

光ディスク装置１は、電源オン時には、装置本体に使用されているＬＳＩ等の電子部品について、その製造プロセス等による特性のばらつきを吸収するための調整値を得る本体特性調整を実行せずに、フラッシュＲＯＭ２５から読み出した本体特性調整値に基づいて本体の動作を制御する。 - 特許庁

This semiconductor device 1 having a testing circuit 2 operating at a high speed, internally stores a high speed pattern generating circuit 3 for coverting a low speed test pattern of a reference clock, an input signal and an output expected value signal inputted from the low speed LSI tester into a test pattern of a speed adapted to the testing circuit 2 operating at a high speed.例文帳に追加

高速動作する試験回路２を有する半導体装置１において、低速ＬＳＩテスター１２から入力する基準クロック，入力信号及び出力期待値信号の低速テストパターンを、高速動作する試験回路２に適応する速度のテストパターンに変換するための高速パターン発生回路３を内蔵したものである。 - 特許庁

In a test-data output part 5, header data from a header-data generating part and data from any from among a counter 51, a fixed-data generating part 6 and an external input terminal 7 are input, and they are output as evaluation data DATA in accordance with the timing signal EN, so as to be supplied to the LSI 10 via a TS interface 9.例文帳に追加

試験用データ出力部５では、ヘッダデータ発生部８からのヘッダデータと、カウンタ５１、固定データ発生部６、外部入力端子７のいずれかからのデータが入力されて、タイミング信号ＥＮに従って評価用データＤＡＴＡとして出力され、ＴＳインタフェース９を介して１３９４ＬＳＩ１０に供給される。 - 特許庁

In the LSI 14 for controlling the optical disk, a requested length counting part 18 is arranged which accumulatively adds the requested number of blocks acquired from a data read-out request by a command analysis part 17, and a transfer rate measuring part 23 in the system controller 15 acquires the accumulated sum from the requested length counting part 18 at constant time intervals and calculates the transfer rate.例文帳に追加

光ディスク制御用ＬＳＩ１４内に、コマンド解析部１７がデータ読み出し要求から取得した要求ブロック数を累積加算する要求長カウント部１８を設け、システムコントローラ１５内の転送レート測定部２３が、要求長カウント部１８からその累積加算値を一定時間毎に得て転送レートを算出する。 - 特許庁

A semiconductor integrated circuit such as an LSI, a CPU or a memory is manufactured using a transistor with a channel region formed using an oxide semiconductor which is an intrinsic or substantially intrinsic semiconductor obtained by removing impurities serving as electron imparting parts (donors) in the oxide semiconductor and has a larger energy gap than a silicon semiconductor over a semiconductor substrate.例文帳に追加

半導体基板上において、酸化物半導体中で電子供与体（ドナー）となる不純物を除去することで、真性又は実質的に真性な半導体であって、シリコン半導体よりもエネルギーギャップが大きい酸化物半導体でチャネル領域が形成されるトランジスタを用い、ＬＳＩやＣＰＵやメモリなどの半導体集積回路を作製する。 - 特許庁

To provide a timing verifying device and a timing verifying method capable of performing a static timing verification when a clock is generated internally and further performing the static timing verification in a short time even when many parts that do not synchronize with an external clock in static timing verification in developing an LSI.例文帳に追加

本発明は、ＬＳＩを開発する上での静的タイミング検証において、内部でクロックを生成させている場合にも、静的タイミング検証が行え、さらに外部クロックに同期しない部分が多い場合にも、短時間で静的タイミング検証が行えるタイミング検証装置およびタイミング検証方法を提供することを課題とする。 - 特許庁

A system power supply LSI 100a has internally a built-in battery charging part 101 which charges a built-in battery 4 from an AC adapter or USB, a USB communication part 103 which performs USB communications with a host, a series regulator 102 which supplies power to the USB communication part 103, and a switch 104 which switches inputs of the series regulator 102.例文帳に追加

システム電源ＬＳＩ１００ａは、ＡＣアダプタまたはＵＳＢから内蔵電池４を充電する内蔵電池充電部１０１と、ホストとＵＳＢ通信を行うＵＳＢ通信部１０３と、ＵＳＢ通信部１０３に電力を供給するシリーズレギュレータ１０２と、シリーズレギュレータ１０２の入力の切り替えを行うスイッチ１０４とを内蔵している。 - 特許庁

To provide a metal polishing liquid achieving high precise polishing at high speed, by which dishing is lessened even in high-purity materials and erosion is suppressed on fine wirings to manufacture an LSI chip with improved flatness, and to provide a chemical mechanical polishing method using the liquid, which ensures high productivity even in manufacturing large-scale substrates.例文帳に追加

迅速な研磨速度を有し、且つ、高精細に、高純度の材料でもディッシングが少なく、微細配線でのエロージョンが抑制され、平坦性が向上したＬＳＩの作製を可能とする金属用研磨液を提供し、それを用いて、大型化した基板でも高い生産性が得られる化学的機械的研磨方法を提供する。 - 特許庁

To provide a serial data transferring method which transfers serial data bidirectionally at a high speed and synchronously between two LSIs with use of only one pin per LSI and always in fixed cycles from data input to output, even if the path delay of a serial path varies in a plurality of cycles, thereby ensuring the determinisum on the entire system.例文帳に追加

２ＬＳＩ間のシリアルデータ転送をＬＳＩ当たり１ピンしか使用せずに、双方向のデータ転送を高速かつ同期的に行うことができ、さらにシリアルパスのパスディレイが複数サイクルであっても、データの入力から出力までを常に一定のサイクルで行うことでシステム全体のデータミニズムを保証できるシリアルデータ転送方法を提供する。 - 特許庁

To provide a semiconductor integrated circuit device capable of being constituted only of a small scale digital circuit, changing spread bands of frequency after it is mounted on a substrate by a designer of the substrate and executing EMI countermeasure without changing an LSI circuit by changing frequency bands based on the result of EMI measurement.例文帳に追加

小規模のディジタル回路のみで構成が可能であり、また、基板設計者が基板に実装後、周波数の拡散帯域を変更することが可能であり、ＥＭＩ測定の結果に基づいて、周波数帯域を変更することによってＬＳＩ回路を変更することなくＥＭＩ対策を実施できる半導体集積回路装置を提供する。 - 特許庁

the plural line buffer type memory LSI with collating function is mainly constituted of a large capacity memory section 11 and a plural line buffer sections 12 with parallel collating function, and performs parallel collating operation for data pre-fetched to the plural line buffer section with parallel collating function from a memory section by receiving a collating command through an external input terminals.例文帳に追加

照合機能付き複数ラインバッファ型メモリＬＳＩ１は、主に大容量のメモリ部１１と並列照合機能付き複数ラインバッファ部１２から構成されて、外部入力端子を介して照合コマンドを受けることによりメモリ部から並列照合機能付き複数ラインバッファ部にプリフェッチされたデータに対して並列照合動作を行う。 - 特許庁

By using an analog switch 4 extremely reducing internal delay time, ON resistance and load capacity in place of a three-port physical layer LSI 16 based on a conventional P1394 a draft 2.0, a route can be switched by an electric connection or disconnection while suppressing an influence to be exerted upon data 8 of an IEEE1394 interface circuit 3 as much as possible.例文帳に追加

内部遅延時間、ＯＮ抵抗および負荷容量の極めて小さいアナログスイッチ４を、従来のＰ１３９４ａｄｒａｆｔ２．０に準拠した３ポート物理層ＬＳＩ１６の代わりに使用することにより、ＩＥＥＥ１３９４インタフェース回路３のデータ８に与える影響を極力抑えて、電気的に接続又は切断することによる経路の切替えを可能となる。 - 特許庁

The image reading apparatus 100 is provided with an image processing LSI including a clock generation circuit 121 for generating a clock signal, a frequency conversion circuit 122 that operates by a clock signal of frequency different from that of the clock signal and an image processing circuit 123 and with a jitter elimination circuit 150 for eliminating jitter of the clock signal generated by the clock generation circuit 121.例文帳に追加

画像読取装置１００は、クロック信号を生成するクロック生成回路１２１と該クロック信号とは異なる周波数のクロック信号で動作する周波数変換回路１２２および画像処理回路１２３を含む画像処理ＬＳＩと、クロック生成回路１２１で生成されたクロック信号のジッタを除去するジッタ除去回路１５０とを備える。 - 特許庁

As a wiring structure for supplying potential to a driver LSI for supplying electric signals to the display pixel, two or more lines of pull-out wiring 20-1 to 20-n electrically connecting main wiring 14 and the plurality of driver LSIs are constituted such that an electric resistance value is reduced as a distance from a potential supply source becomes longer.例文帳に追加

表示画素に電気信号を供給するドライバＬＳＩに対する電位供給を行う配線構造として、主配線１４と複数のドライバＬＳＩとの間を電気的に接続する複数の引出配線２０−０〜２０−ｎについて、電位供給源との距離が遠ざかるにつれて電気抵抗値が小さくなるよう構成する。 - 特許庁

When any failure is found in the output signal of a functional block 1, a patch circuit to locally and provisionally correct the failure of the output signal is prepared, and the provisional correction circuit of the functional block 1 with the patch circuit inserted into the output signal is prepared , and LSI verification is executed by using the provisional correction circuit until the functional block 1 is corrected.例文帳に追加

機能ブロック１の出力信号に不具合が発見された時、出力信号の不具合を局所的かつ暫定的に修正するパッチ回路を作成し、パッチ回路を出力信号に挿入した機能ブロック１の暫定修正回路を作成し、機能ブロック１が修正されるまで、暫定修正回路を用いてのＬＳＩ検証を行う。 - 特許庁

This method has megamacro integrated library generation steps S20 to S28 which generate a megamacro integrated library F3 as a library regarding the delay of a path in an independent megamacro 1 having no dependence on PVT conditions and STA verification steps S1 to S5 for a large-scale LSI chip having the megamacro F3 using the megamacro integrated library in an object circuit to be verified.例文帳に追加

ＰＶＴ条件に依存しない単独のメガマクロ１内部のパスの遅延に関するライブラリであるメガマクロ統合ライブラリＦ３を作成するメガマクロ統合ライブラリ作成ステップＳ２０〜Ｓ２８と、メガマクロ統合ライブラリＦ３を用いたメガマクロ１を検証対象回路の内部に有する大規模ＬＳＩチップのＳＴＡ検証ステップＳ１〜Ｓ５とを有する。 - 特許庁

The failure diagnosis device, based on circuit information on LSI, establishes test output compression circuits 36a and 36b compressing output signal from scan flip-flops 34a to 36a and 34b to 36b of each stage and virtual pins PT1 and PT0 connected to the output terminal of the compression circuits 36a and 36b concerned for every stage of each scan chain.例文帳に追加

故障診断装置は、ＬＳＩの回路情報に基づいて、各スキャンチェーンの段毎に、各段のスキャンフリップフロップ３４ａ〜３６ａ，３４ｂ〜３６ｂの出力信号を圧縮するテスト出力圧縮回路３６ａ，３６ｂと、該圧縮回路３６ａ，３６ｂの出力端子に接続された仮想ピンＰＴ１，ＰＴ０と、を設定する。 - 特許庁

A circuit break detection part 3 is synchronized with a circuit break detection clock 35, detects a break of the connection circuit between the LSIs (not shown) connected to the pervious step according to a result of the detection of the inspection signal, which is inserted into the data signal 31 outputted from the LSI connected to the previous step, and outputs a circuit break detection alarm 34.例文帳に追加

回路断線検出部３は、回路断線検出用クロック３５に同期して、前段に接続された図示しないＬＳＩとの間の接続回路の断線を、前段に接続された上記ＬＳＩから出力されたデータ信号３１に挿入された検査信号の検出の有無により検出して回路断線検出アラーム３４を出力する。 - 特許庁

The voltage of two power supply lines (251, 252) of an on-vehicle power unit 25 are monitored respectively and the magnetic head is allowed to move on condition that when the 1st and 2nd power supply lines have specific voltage values a specific time (timer LSI 14) after the 1st power supply line 252 reaches a specific value.例文帳に追加

車載電源装置２５の２本の電源供給ライン（２５１、２５２）のそれぞれの電圧値を監視し、第１の電源供給ライン２５２が所定値に達してから所定時間経過（タイマＬＳＩ１４）したときの第１の電源供給ラインと第２の電源供給ライン２５１が所定の電圧値を有する場合に磁気ヘッドの移動を許可する構成とした。 - 特許庁

To solve such a problem that when two kinds of LSI layouts differing in wiring grid interval are combined, a nonconnection part is formed between a terminal and a wire to bring about the need to manually arrange a wire at the nonconnection part and there is the possibility of a long time needed for the layouts, large time loss, and an increase in chip area when the layouts are adjusted to one wiring grid interval.例文帳に追加

配線グリッド間隔の異なる２種類のＬＳＩレイアウトを組み合わせる場合、端子と配線の間に未結線部分が生じ、その未結線部分に手動で配線を配置しなければならず、一方の配線グリッド間隔に揃えようとすると、レイアウトに長時間必要で時間的なロスが大きく、チップ面積の増加が生じる場合もある。 - 特許庁

A signal processing LSI is disposed at the center of the principal plane of a semiconductor substrate, and an input/output section for transmitting and receiving optical wavelength divided and multiplexed light is mounted in the form of MCM in the periphery of the principal plane of the semiconductor substrate, to be integrated into a single package, reducing the wire length and expanding physical signal band of a connection wire.例文帳に追加

信号処理ＬＳＩを半導体基板の主表面の中央部内に配置し、その半導体基板主表面の周辺に光波長多重光を送受信する入出力部をマルチチップ実装することにより単一パッケージに集積化し、配線長の低減と接続配線の物理的信号帯域を拡大することができる。 - 特許庁

To provide a method for applying an adhesive to a member, free from problems such as development residue in a cell and developer contamination, causing neither overflowing of an adhesive from a member joining part nor oozing of the adhesive into the cell, excelling in productivity and facilitating alignment overlap in bonding a member to another member such as a rib to an LSI.例文帳に追加

部材と他の部材、例えばリブとＬＳＩとの接着において、上記セル内の現像残渣や現像液汚染等の問題が無く、且つ接着剤の部材接合部における食み出しやセル内への染み出し等がなく、更に生産性に優れ、アライメントの重ね合わせも容易となるような、部材への接着剤の塗布方法を提供することを目的とする。 - 特許庁

Fabrication process is simplified by forming a Co silicide layer 20 simultaneously on the surface of the gate electrode 7B, source, and drain (n^+-type semiconductor region 16) of an MISFET constituting a logic LSI, and on the surface of a polysilicon film 7 becoming the gate electrode of an MISFET for selecting the memory cell of a DRAM in a subsequent process.例文帳に追加

ロジックＬＳＩを構成するＭＩＳＦＥＴのゲート電極７Ｂ、ソース、ドレイン（ｎ^＋型半導体領域１６）のそれぞれの表面と、後の工程でＤＲＡＭのメモリセル選択用ＭＩＳＦＥＴのゲート電極となる多結晶シリコン膜７の表面とにＣｏシリサイド層２０を同時に形成することによって、製造プロセスの簡略化を実現する。 - 特許庁

To shorten the time required for verifying the functions of LSI without using expensive test jigs on both a semiconductor integrated circuit which implements various functions by cooperation between functional hardware having various functions and function of executing software operating on a built-in CPU for executing the various functions and a method for verifying its functions.例文帳に追加

各種の機能を有する機能ハードウェアと、内蔵されたＣＰＵ上で動作して各種の機能を実行させるための機能実行ソフトウェアとの協働によって各種の機能が実現される半導体集積回路およびその機能検証方法に関し、高価な試験治具を用いずにＬＳＩの機能検証に要する時間を短縮することを目的とする。 - 特許庁

In the fabrication process, a silicon nitride film 9 is left only on a region for forming the gate electrode 8A (word line WL) of an MISFET for selecting the memory cell of a DRAM, and not left on the gate electrode 8B of an MISFET constituting a logic LSI and on the gate electrodes 8C and 8D constituting the memory cell of an SRAM.例文帳に追加

ＤＲＡＭのメモリセル選択用ＭＩＳＦＥＴのゲート電極８Ａ（ワード線ＷＬ）を形成する領域の上部のみに窒化シリコン膜９を残し、ロジックＬＳＩを構成するＭＩＳＦＥＴのゲート電極８Ｂの上部およびＳＲＡＭのメモリセルを構成するゲート電極８Ｃ、８Ｄの上部には窒化シリコン膜９を残さないようにする。 - 特許庁

The internal circuit 10 mounted on an LSI 100 includes an address controller 106 which monitors whether or not addresses of bus lines 111 and 112 are addresses in a predetermined specific address area while the CPU 101 executes the program stored in the external memory 20 and notifies the CPU of addresses in the specific address area when detecting them.例文帳に追加

ＬＳＩ１００に搭載された内部回路１０が、ＣＰＵ１０１での、外部メモリ２０に格納されたプログラムの実行中に、バスライン１１１，１１２のアドレスが、あらかじめ定められた所定のアドレス領域内のアドレスであるか否かをモニタし、所定のアドレス領域内のアドレスを検出したときにＣＰＵに通知するアドレスコントローラ１０６を含む。 - 特許庁

A relay 5 is provided between the external circuit 3 and the semiconductor integrated circuit 1, and the connection destination of first wiring 6 is switched to third wiring 8 for connecting the semiconductor integrated circuit 1 and an LSI tester 4 when executing a system test, thus judging whether the connected state between the external connection terminal of the semiconductor integrated circuit 1 and the first wiring 6 is appropriate or not.例文帳に追加

外部回路３と半導体集積回路１との間にリレー５を設け、システムテストを実施する際に、第１の配線６の接続先を第３の配線８に切り換えて半導体集積回路１とＬＳＩテスタ４を接続することで、半導体集積回路１の外部接続端子と第１の配線６間の接続状態の良否を判定する。 - 特許庁

A frequency setting value for changing the frequency of a clock signal oscillated from an oscillation circuit 13 is stored in the nonvolatile memory 15 provided outside an LSI, when the frequency setting value is read from a clock signal with the initially set frequency oscillated from the oscillation circuit 13, it is stored in a dummy register 11.例文帳に追加

ＬＳＩの外部に設けられた不揮発性メモリ１５に、発振回路１３から発振されるクロック信号の周波数を変更するための周波数設定値が記憶されており、その周波数設定値が、発振回路１３から発振される初期設定された周波数のクロック信号によって読み出されると、ダミーレジスタ１１に格納される。 - 特許庁

As for a contactor used for test of LSI with minute terminals and its manufacturing method, to provide a conductor wherein a lot of probes become possible to be formed at a low cost, that has good heat resistance and a mechanical life of several hundred times and also that is capable of conducting a fast turn-around test and its manufacturing method.例文帳に追加

本発明は、微細な端子を有するＬＳＩの試験に使用されるコンタクタ及びその製造方法に関し、低コストで多数のプローブが形成可能であり、良好な耐熱性と数百回の機械的寿命を有し、且つ、高速動作試験を行うことができるコンタクタ及びその製造方法を提供することを課題とする。 - 特許庁

Hue, saturation and brightness (HSV) of image data inputted from a camera module 2 are processed one by one for every pixel, in comparison with reference value by an object information extraction processing circuit 32 of an LSI 3 for object information extraction, to extract an object contained in an image and store coordinate data of the extracted object in a register for object information storage.例文帳に追加

カメラモジュール２から入力された画像データの色相、彩度、輝度（ＨＳＶ）を、物体情報抽出用ＬＳＩ３の物体情報抽出処理回路３２によって、１画素毎に逐次、基準値と比較処理して画像中に含まれる物体を抽出し、抽出された物体の座標データを物体情報保存用レジスタに保存する。 - 特許庁

To provide a thermally conductive sheet which is used in a general power supply, an electronic device, etc., applicable to the heat radiation of the integrated circuit elements of LSI, CPU, etc. of electronic devices such as a personal computer (especially a note PC), a DVD drive or the like, can well maintain workability during attachment and reduce contact thermal resistance.例文帳に追加

本発明は一般の電源、電子機器等に用いられる熱伝導性シートおよびパーソナルコンピューター（特にはノートＰＣ）、ＤＶＤドライブ等の電子機器のＬＳＩ、ＣＰＵ等の集積回路素子の放熱に用いる熱伝導性シートにおいて、取り付け時の作業性を良好に維持し、かつ接触熱抵抗を低減できる熱伝導性シートを提供する。 - 特許庁

To provide a two-way data superposing and transmitting and receiving circuit on a video signal at a low cost with downsizing suitable even for a digital LSI that can transmit a voltage amplitude of data superposed and transmitted in a reverse direction in excess of a maximum level of the video signal and maintain a specified value for the maximum level of the video signal transmitted in a forward direction.例文帳に追加

逆方向に重畳伝送するデータの電圧振幅値は映像信号最大レベルを越えて伝送可能とし、順方向に伝送する映像信号最大レベルは規定値を維持して、デジタルＬＳＩ化にも適する低価格化と小型化が可能な映像信号への双方向データ重畳送受信回路を提供すること。 - 特許庁

The LSI tester 8 compares the total current measured by the current measurement circuit 4 with the normal value of the total current of every operation block measured by the current measurement circuit 4, for the acceptable sample which is previously confirmed that having the same function with the DUT 1, in place of the DUT 1.例文帳に追加

ＬＳＩテスタ８は、この電流測定回路４で測定された電流量の総和を、前記所定の動作パターン信号の入力で正常に動作することが予め確認されているＤＵＴ１と同一機能を持った良品サンプルをＤＵＴ１の代わりにして、電流測定回路４で測定された動作ブロックごとの電流量の総和の正常値と比較する。 - 特許庁

The hold type image display device using a backlight 11 as the light source includes a means 8 which controls a turning-on/off pattern and period of the backlight at a frame rate different from a frame rate of image signal processing by a LSI and data write to a display device 7 without changing this frame rate when displaying the video image signal telecine-converted by the 3:2 pull-down system.例文帳に追加

バックライト１１を光源とするホールド型の映像表示装置において、３：２プルダウン方式によりテレシネ変換されたビデオ映像信号の表示時に、ＬＳＩによる映像信号処理と表示装置７へのデータ書込みのフレームレートを変更することなしに、バックライトの点滅パターンと周期をフレームレートと異なるフレームレートで制御する手段８を具備する。 - 特許庁

To save power consumption in the whole LSI system including a circuit board such as a printed wiring board by improving the characteristic impedance of a signal transmission line whose upper limit is about 200 Ω conventionally to ≥300Ω, prefrably ≥500Ω, and to improve the signal quality of a signal propagated through a wire by suppressing crosstalk with an adjacent line and radiaiton noise.例文帳に追加

従来２００Ω程度が上限であった信号伝送線路の特性インピーダンスを、３００Ω以上、好ましくは５００Ω以上まで高め、プリント配線基板などの回路基板を含むＬＳＩシステム全体の消費電力を減じることと、隣接配線とのクロストークや放射ノイズを抑制せしめ、配線を伝播する信号の信号品質を向上させること。 - 特許庁

To provide a negative resist material, in particular a chemical amplitude negative resist material, which has a high contrast of alkali dissolution rate before and after light exposure, has a high resolution at high sensitivity and small line edge roughness and is especially suitable as a fine pattern forming material in manufacturing a super LSI or in manufacturing a photo mask pattern material and to provide a pattern formation method and a photomask blank using the negative resist material.例文帳に追加

露光前後のアルカリ溶解速度コントラストが高く、高感度で高解像性を有し、ラインエッジラフネスが小さい、特に超ＬＳＩ製造用あるいはフォトマスクパターン作製における微細パターン形成材料として好適なネガ型レジスト材料、特に化学増幅ネガ型レジスト材料、これを用いたパターン形成方法及びフォトマスクブランクを提供する。 - 特許庁