「LSi」に関連した英語例文の一覧と使い方(65ページ目) - Weblio英語例文検索

To adjust timing of a clock signal so as to satisfy the timing condition of a clock signal versus a data signal in a diversion circuit in the case of inputting the clock signal and the data signal asynchronously generated to the diversion circuit for a macro or the like in a ready-made LSI.例文帳に追加

既製品のＬＳＩ内のマクロ等の流用回路に、非同期に生成されたクロック信号およびデータ信号を入力するときに、流用回路のクロック信号対データ信号のタイミング条件を満たすようにクロック信号のタイミングを調整する。 - 特許庁

To eliminate complicatedness and uncertainty of a manual work since ways of cutting macros to be objects are sometimes different between a logical design stage and a physical design state and a logical macro has to be manually converted into a physical macro in designing a high performance LSI.例文帳に追加

高性能ＬＳＩの設計においては、論理設計段階と物理設計段階で対象となるマクロの切り方が異なる場合があり、論理マクロを物理マクロに人手で変換しなければならなず、人手による作業の繁雑さと不確かさとをなく。 - 特許庁

In this semiconductor integrated device, an LSI 2 having a CR oscillator 3, a ceramic oscillator 5 and a switching means 7 selecting one of them is provided with a means adjusting an oscillation frequency in the CR oscillator 3.例文帳に追加

本発明に係る半導体集積装置では、ＣＲ発振器３と、セラミック発振器５と、それらの一方を選択する切替手段７とを有するＬＳＩ２において、ＣＲ発振器３における発振周波数を調整するための手段を設けている。 - 特許庁

The heat sink 34 fixed to an LSI 32 mounted on a circuit substrate 31 of an electronic apparatus has heat sinks 34d, 34e which extend almost parallel to the circuit substrate 31, and has a plurality of radiation fins 34f extending from the heat sink toward the circuit substrate 31.例文帳に追加

電子機器の回路基板３１に実装されたＬＳＩ３２に取り付けられたヒートシンク３４は、回路基板３１と略平行に延びた放熱板３４ｄ、３４ｅを有し、放熱板から回路基板３１に向けて延びた複数枚の放熱フィン３４ｆを有する。 - 特許庁

To provide a semiconductor device which has a Cu buried wiring of low contact resistance and which is applied to a logic system LSI requiring high speed operation by forming a Cu diffusion preventing barrier metal of low resistance before a wiring connecting hole and a wiring groove are filled with Cu.例文帳に追加

配線接続用ホールおよび配線溝にＣｕを埋め込む前に低抵抗のＣｕ拡散防止用バリアメタルが形成でき、Ｃｕ埋め込み配線のコンタクト抵抗が低く、高速動作が要求される論理系ＬＳＩに適用し得る半導体装置を提供する。 - 特許庁

To provide a more complete random number generator and a probability generator which have a small circuit scale and are made small-sized and thin to be suitably mounted on an LSI and are superior in productivity and can be inexpensively manufactured and have uniformity but don't have regularity, correlation, neither periodicity.例文帳に追加

回路規模が小さく小型化、薄型化でＬＳＩ搭載に適し、生産性に優れ安価に作製できると共に、一様性を有し規則性や相関性や周期性を有しないより完全な乱数発生装置および確率発生装置を提供する。 - 特許庁

In this game machine, an LSI 304 for image processing rotates a three-dimensional object stored in a character ROM 302 and its background image to synthesize a background image viewed from a specific direction and the specific symbol to create a screen image for variable display.例文帳に追加

画像処理用ＬＳＩ３０４はキャラクタＲＯＭ３０２に格納された３次元物体および外表面の背景イメージを回転させ、特定方向から見える背景イメージと特別図柄を合成することにより変動表示用の画面イメージを作成する。 - 特許庁

To provide a basic array and basic cell two-dimensional array for programmable logic LSI which can freely change the ratio between wiring resources and logical resources in accordance with the configuration of a realized circuit by correcting the weak point of programmable logic LSIs that the ratio between wiring resources and logical resources is fixed.例文帳に追加

物理的な論理資源と配線資源との比が固定していると、ある回路を実現したときには配線資源が余り（配線セルが使われない）、別の回路を実現したときには論理資源が余る（論理セルが使われない）という問題を解決する。 - 特許庁

An LSI configuration provides a I/O bus 107 having sections 107 a to d, each of which is connected to a bus arbitration circuit 109 and a peripheral functional block 103 to 105, and a connection and breaking means 108 a to c, each of which electrically connects and breaks each section.例文帳に追加

Ｉ／Ｏバス１０７がセクション１０７ａ〜ｄに分割され、それぞれにバス調停回路１０９と周辺機能ブロック１０３〜１０５が１つづつ接続され、各セクション間の電気的接続と遮断を行う接続・遮断手段１０８а〜ｃが設けられる。 - 特許庁

The interface circuits 2a-2d are provided, corresponding to each of a plurality of function blocks 1a-1d, and a test pattern for measuring a power supply current can be set in all the function blocks 1a-1d from an LSI tester through a single input/output terminal.例文帳に追加

複数の機能ブロック１ａ〜１ｄのそれぞれに対応してインターフェース回路２ａ〜２ｄを設け、ＬＳＩテスタから１つの入出力端子を介して全ての機能ブロック１ａ〜１ｄに電源電流を測定するためのテストパターンを設定できるようにした。 - 特許庁

To automatically dispose a boundary scan register at an appropriate place and to adjust the number of fan-outs between a test control circuit and the boundary scan register by inserting the minimum number of buffers, in a method of designing layout of an LSI chip having the boundary scan register.例文帳に追加

バウンダリスキャンレジスタを有するＬＳＩチップのレイアウト設計方法において、バウンダリスキャンレジスタを適切な位置に自動的に配置させるとともに、テスト制御回路とバウンダリスキャンレジスタとの間のファンアウト調整を、最小限の数のバッファの挿入によりおこなうこと。 - 特許庁

To provide a resist stripping solution composition capable of thoroughly removing resist residue which remains after dry etching or ashing in a step for wiring a semiconductor device such as IC or LSI or a liquid crystal panel element at a low temperature in a short period of time and less liable to affect a low dielectric constant film.例文帳に追加

ＩＣやＬＳＩ等の半導体素子や液晶パネル素子の配線工程におけるドライエッチング、アッシング後に残存するレジスト残渣を低温、短時間で完全に除去でき、低誘電率膜への影響の少ないレジスト用剥離液組成物を提供する。 - 特許庁

To provide a digital LSI test equipment and a method for evaluating shmoo in which test can be executed for all SKEW data files prepared previously and evaluation can be made while assuming equipments of different SKEW adjustment.例文帳に追加

本発明は、あらかじめ準備されたＳＫＥＷデータファイルのすべてについて試験を実行でき、ＳＫＥＷ調整具合の異なる装置を想定した評価が可能となるデジタルＬＳＩ試験装置およびシュム評価方法を提供することを課題とする。 - 特許庁

To maintain reliability and lifetime in an LSI circuit equipped with a single power-supply voltage step-down circuit integrally having a voltage step-down circuit for a normal operation mode and a voltage step-down circuit for stand-by mode concerning a power-supply voltage step-down circuit and a semiconductor device.例文帳に追加

電源降圧回路及び半導体装置に関し、通常動作モード用の降圧回路とスタンバイモード用の降圧回路を一体的に有する単一の電源降圧回路を備えたＬＳＩ回路においても、信頼性及び寿命を維持可能とする。 - 特許庁

To provide a device in which a time for interpreting manual analyzing result is shortened by interpreting automatically an obtained analyzed result and calculating a period of regular distribution when fault analysis for a memory LSI is performed, a method, and a recording medium.例文帳に追加

メモリＬＳＩに対する不良解析を行なう際に、得られた解析結果を自動的に解釈し、規則性分布の周期を算出することで、人手による解析結果解釈の時間の短縮を図る装置及び方法並びに記録媒体を提供。 - 特許庁

This data transfer device is provided with an LSI 111 equipped with a general purpose I/O interface 113 and a memory 112, an HDD controller 114 being an external storage device control means equipped with a general purpose I/O interface 115, and an HDD 104 as an external storage device.例文帳に追加

汎用Ｉ／Ｏインターフェイス１１３及びメモリ１１２を具備するＬＳＩ１１１と、汎用Ｉ／Ｏインターフェース１１５を具備する外部記憶装置制御手段であるＨＤＤコントローラ１１４と、外部記憶装置としてのＨＤＤ１０４とを具備する。 - 特許庁

In the LSI tester configured to display the measured result of each chip formed on the wafer at a display part as a pass/fail wafer map, the measured results of the plurality of chips are superimposed and displayed in the display cell of the display part.例文帳に追加

ウエハ上に形成されたチップの測定結果をパス／フェイルのウエハマップとして表示部に表示するように構成されたＬＳＩテスタにおいて、前記表示部の表示セルに、複数のチップの測定結果を重ね合わせて表示することを特徴とするもの。 - 特許庁

A disk reproducing device is provided with a servo LSI 7 for performing the focus servo control and tracking servo control of an optical pickup 4 and a microcomputer 8 for calculating the position information of the pickup at present on the basis of the time information of the position of the pickup at present acquired from a disk 20.例文帳に追加

光ピックアップ４のフォーカスサーボ制御、トラッキングサーボ制御を行うサーボＬＳＩ７と、ディスク２０から取得した現在のピックアップの位置の時間情報に基づいて現在のピックアップの位置情報を算出するマイクロコンピュータ８とを備える。 - 特許庁

To allow a control LSI 100 for connecting a host computer 81 and an image processing device comprising a CPU 70, RAM 71 and ROM 82 to receive one of first data and second data for different processing purposes without erasing the other data.例文帳に追加

ホストコンピュータ８１と、ＣＰＵ７０、ＲＡＭ７１、及びＲＯＭ８２を含む画像処理装置とを接続する制御ＬＳＩ１００において、処理目的の異なる第一のデータと第二のデータとを、一方のデータを消滅させることなく他方のデータを受信すること。 - 特許庁

A reverberation processing data RPD required in accompaniment to the progress of computing is burst-transfred to the sound source LSI 10 in a lump in efect processing of a feedback system, and the data RPD is burst-transfred to the RAM 30 in a lump if required.例文帳に追加

フィードバック系のエフェクト処理にあっては、演算の進行に合わせて必要とされるリバーブ処理用データRPDをＲＡＭ３０から一括して音源ＬＳＩ１０にバースト転送し、必要に応じて、リバーブ処理用データRPDを一括してＲＡＭ３０にバースト転送する。 - 特許庁

Then, when the flag is set to 1 at the point of time of the end of the threshold processing, the image processing LSI3 holds the data transfer of the threshold processing data to a microcomputer 4, and when the flag is reset to 0, the image processing LSI 3 performs the data transfer of the threshold processing data to the microcomputer 4.例文帳に追加

そして、画像処理ＬＳＩ３は、閾値処理が終了した時点においてフラグが１にセットされている場合、閾値処理データのマイコン４へのデータ転送を保留し、フラグが０にリセットされた場合に、当該データをマイコン４へデータ転送する。 - 特許庁

To provide a method of manufacturing a semiconductor device, where defects occur on the surface of a wafer before and after the water is subjected to processing are compared with each other, in a manner in which defects are assorted by kind, and the defects of the same kind are compared with each other so as enable precise discrimination of one from the other, in a process of manufacturing an LSI wafer.例文帳に追加

ＬＳＩウェハの製造工程において、ウェハを処理する前と後とでウエハ上に発生した欠陥を種類毎に比較することにより、欠陥を的確に判別することができる半導体デバイスの製造方法を提供する - 特許庁

The circuit device comprises a resin layer 2 formed on a substrate 1, fillers 20a, 20b, and 20c filling the resin layer 2, a conductive layer 3 formed on the resin layer 2, and an LSI chip 9 formed on the conductive layer 3.例文帳に追加

この回路装置は、基板１上に形成された樹脂層２と、樹脂層２に充填された充填材２０ａ、２０ｂおよび２０ｃと、樹脂層２上に形成された導電層３と、導電層３上に形成されたＬＳＩチップ９とを備えている。 - 特許庁

To save the time required for verification of hardware, and to reduce the development costs of a system LSI, and to shorten a development period by reducing computational complexity for simulating the hardware operation of a non-communication step to achieve high-speed simulation.例文帳に追加

非通信ステップのハードウェア動作をシミュレーションするための計算量を削減してシミュレーションを高速化することにより、ハードウェアの検証に要する時間を節約することができて、システムＬＳＩの開発コストを低減すると共に開発期間を短縮する。 - 特許庁

To reduce the degradation of performance due to the contention of main storage access with image memory access and to adjust memory access performance such as the main storage access and the image memory access in a system LSI and a data processing system having a memory access system of an integrated memory configuration.例文帳に追加

統合メモリ構成のメモリアクセス方式を持つシステムＬＳＩ及びデータ処理システムおいて、主記憶アクセスと画像メモリアクセスとの競合による性能低下を削減し、主記憶アクセス性能や画像メモリアクセス性能などのメモリアクセス性能の調整を行う。 - 特許庁

The DMA transfer is controlled to be stopped and/or resumed in response to a braking instruction from a CPU debugger, whereby it is made possible to analyze the operation of hardware in conjunction with the operation of software to enhance the efficiency of developing the software of devices that use system LSI.例文帳に追加

ＣＰＵデバッガからのブレーク指示を受けてＤＭＡ転送も停止・再開するよう制御することで、ソフトウェアの動作と連動してハードウェアの動作を解析することが可能となり、システムＬＳＩを用いた機器のソフトウェア開発効率の向上が可能となる。 - 特許庁

To inexpensively provide an HDLC control circuit realizing support of an HDLC bit synchronous system in a network terminal by using an existing LSI (gate array) performing a two layer processing for supporting an HDLC octet synchronous system.例文帳に追加

ネットワーク終端装置におけるＨＤＬＣ制御回路に関するものであり、ＨＤＬＣオクテット同期方式をサポートするレイヤ２処理を行う既存のＬＳＩ（ゲートアレイ）を用い、ＨＤＬＣビット同期方式のサポートを可能とする回路を低コストで実現する。 - 特許庁

While the TAB 7 is pressed with a pressing tool 14, the ACF is irradiated with light, such as IR rays and far IR rays from a lamp 15 through the quartz plate 13 and molten, so as to obtain electrical contact between the array substrate 2 and the TAB 7 mounting the LSI 12.例文帳に追加

ＴＡＢ７の上から加圧ツール１４で押圧するとともに、石英板１３側からランプ１５により赤外線や遠赤外線等の光照射を行い、ＡＣＦ６を溶融してアレイ基板２とＬＳＩ１２を装着のＴＡＢ７との電気的接続を得る。 - 特許庁

An output buffer 22 selects a mode to output data to be inputted from a LSI chip side to an input terminal 21 through a PAD node 25 to a bus side or the mode of high impedance according to a control input EN to a control terminal 23.例文帳に追加

出力バッファ２２は、入力端子２１にＬＳＩチップ側から入力されるデータをバス側にＰＡＤノード２５を介して出力するモードにするか或いはハイインピーダンスのモードにするかを制御端子２３への制御入力ＥＮに応じて選択する。 - 特許庁

To provide a method and apparatus for checking current density limitation which is made so as to limit the current density of an LSI, based on an allowable current value according to the number of vias connected to a power line wiring, in circuit design simulation.例文帳に追加

本発明の課題は、回路設計シミュレーションにおいて、電源配線に接続されるビア数に応じた許容電流値に基づいてＬＳＩの電流密度を制限するようにした電流密度制限チェック装置及び方法を提供すことを目的とする。 - 特許庁

To provide an semiconductor memory device which does not depend on the structure or the writing voltage, easily decreasing the tip area for the memory part, and realizing the cost reduction of LSI by utilizing peripheral logic circuit, and apparently memorizing a plurality of bits per one memory cell.例文帳に追加

メモリセルの構造、書込み電圧に依存せず、周辺論理回路を利用して見掛け上、メモリセル１セルあたりに複数ビットを記憶させ、容易にメモリ部のチップ面積を縮小して、ＬＳＩの低コスト化を実現する半導体記憶装置を提供する。 - 特許庁

To set a test mode by using only one user terminal without providing any terminal dedicated to mode setting since the securement of a terminal for testing is a major task in the case of an LSI with a small number of terminals mounted on a system such as an IC card.例文帳に追加

ＩＣカード等のシステムに搭載される端子数の少ないＬＳＩにおいては、テスト用端子の確保が大きな課題であり、本発明は、モード設定専用端子を設けることなくユーザー端子１本のみでテストモード設定を可能にすることを目的とする。 - 特許庁

According to this, the access signal from a CPU 011 to the high-speed memory 020 is output out of the control LSI 0101 via the high-speed memory bus 017→the bus trace signal switching part 015→the low-speed memory bus 018, and the access state to the high-speed memory 020 can be thus observed on the low-speed memory side.例文帳に追加

これによりＣＰＵ(011)から高速メモリ(020)へのアクセス信号が、高速メモリバス(017)→バストレース信号切替部(015)→低速メモリバス(018)経由で制御ＬＳＩ(010)の外部へ出力され、高速メモリ(020)へのアクセス状態を低速メモリ側で観測することが可能となる。 - 特許庁

To provide a voltage controller which can adjust the voltage of only a digital power supply or of only an analog power supply in the case that the digital power supply and the analog power supply are completely separated in an LSI but a common power supply is used on a mount substrate.例文帳に追加

デジタル電源‐アナログ電源間がＬＳＩ内部では完全分離され、実装基板上で電源が共通化されている場合において、デジタル電源のみまたはアナログ電源のみ電圧を調整することが可能な電圧制御装置を提供する。 - 特許庁

To provide a control method and a circuit which prevent a malfunction due to a voltage drop, without increasing physical cost, speed-wise penalty, and a load of software processing, regarding an integrated circuit such as an LSI with a built-in circuit for stopping a clock and performing supply control.例文帳に追加

クロックの停止、供給制御を行う回路を内蔵したＬＳＩ等の集積回路に関し、物理的なコストや速度的なペナルティ及びソフトウェア処理の負荷を増加することなく、電圧降下による誤動作を防止する制御方式と回路を提供する。 - 特許庁

Pads 51a, 51b and 52a which are electrically connected to respective integrated circuits are respectively formed on main surfaces of a RAM substrate 11A and an MPU substrate 11B as an LSI core, and an FPGA substrate 12 that can specify the circuit after packaging.例文帳に追加

ＬＳＩコアとしてのＲＡＭ基板１１Ａ及びＭＰＵ基板１１Ｂとパッケージング後に回路を特定できるＦＰＧＡ基板１２とには、各基板の主面上に、各集積回路に電気的に接続されているパッド５１ａ，５１ｂ，５２ａがそれぞれ形成されている。 - 特許庁

To remarkably improve the measuring accuracy of an oscillation frequency by converting the oscillation frequency of several hundreds of MHz or more into frequency dividing output of several MHz or less at a product testing time of a laser drive LSI and measuring the frequency, and to prevent a yield from being lowered.例文帳に追加

レーザドライブＬＳＩ の製品テスト時に数百ＭＨｚ以上の発振周波数を例えば数ＭＨｚ以下の分周出力に変換して測定することを可能とし、発振周波数の測定精度を大幅に向上させ、歩留まりの低下を防止する。 - 特許庁

In addition, the control LSI 30 performs n-th speed interpolation drive consisting of a period for displaying the input image signal as a signal as it is and a period for displaying an interpolation frame image generated by a motion position compensation image processing circuit 37 in a second display mode.例文帳に追加

また、コントロールＬＳＩ３０は、第２の表示モードでは入力画像信号をそのままの信号として表示する期間と、動き位置補正画像処理回路３７にて生成される補間フレーム画像を表示する期間とからなるｎ倍速補間駆動を行う。 - 特許庁

In the array forming method, the pattern arranged as the mask pattern of an LSI is divided into groups to generate the array structure data in such a manner that when the congruent pattern with the master pattern as the base of repetition is repeatedly arranged at a specified repetition pitch, the largest number of repetition is obtained.例文帳に追加

アレイ化方法は、ＬＳＩのマスクパターンとして並ぶパターンにおいて、繰返しの基準となるマスタパターンに合同なパターンを、所定の繰返しピッチで繰返し配置したときの繰返し数が最大となるようにグループ化し、アレイ構造データを生成する。 - 特許庁

A metal pattern (e.g. terminals) on the outermost surface of an incorporated LSI has a plurality of arbitrary shapes, and at least one connection of the metal pattern and the wiring layer of an incorporating substrate is arranged to deviate from the arrangement of array in order to facilitate withdrawal of incorporated wiring.例文帳に追加

内蔵されたＬＳＩの最表面の金属パターン（端子等）を複数の任意形状とし、内蔵配線の引き出しが容易となるように、金属パターンと内蔵基板の配線層との接続部を少なくとも１つの接続部がアレイ配置から逸れた配置とする。 - 特許庁

After that, the DRAM part is DC-tested in a step 107, the DRAM part is judged to be good or defective in a step 108 from the result, and the entire LSI is inspected on and after a step 109 if it is good while the inspection completes if defective.例文帳に追加

それらを行った後にステップ１０７でＤＲＡＭ部のＤＣテストを行い、その結果からステップ１０８でＤＲＡＭ部が良品か不良品かを判断し、良品ならばステップ１０９以降でＬＳＩ全体の検査を行い、不良品ならば検査を終了する。 - 特許庁

A second LSI 20 reads audio data AD held in the storage device 30 and processes it based on the header analysis result stored in the header analysis result storage part 31 of the storage device 30 in the power saving state of the first LSI10.例文帳に追加

第２のＬＳＩ２０は、第１のＬＳＩ１０の省電力状態において、記憶装置３０のヘッダ解析結果保存部３１に保存されたヘッダ解析結果に基づいて、記憶装置３０に保持されたオーディオデータＡＤを読み出し再生処理を行う。 - 特許庁

In terminals 1, external information 3, internal information 4 and library information 5 of the LSI are read from a database, and the external information 3, the internal information 4 and the library information 5 are used to automatically generate an I/F information table with design information of the interface part recorded thereon.例文帳に追加

端末１、ＬＳＩの外部情報３と内部情報４とライブラリ情報５をデータベースから読み出し、これら外部情報３、内部情報４、ライブラリ情報５を用いてインタフェース部分の設計情報を記録したＩ／Ｆ情報テーブルを自動生成する。 - 特許庁

To provide an LSI device for achieving low power consumption, a high speed operation, and stable circuit operations by forming an SIO layer of a MOSFET in a core region thinly and an SOI layer in an I/O region thickly and to provide a manufacturing method thereof.例文帳に追加

コア領域のＭＯＳＦＥＴのＳＯＩ層を薄くし、Ｉ／Ｏ領域のＳＯＩ層を厚く形成することによって、低消費電力化、動作の高速化、及び回路動作の安定化を実現できるＬＳＩデバイス及びその製造方法を提供する。 - 特許庁

In addition to an LSI 150 for voice processing to analyze voice information obtained from the microphone MIC, an amplification circuit 160 (containing D/A converter) for generating various audible sounds with the progress of the game state is connected to a CPU 103.例文帳に追加

ＣＰＵ１０３には、マイクロフォンＭＩＣから得られた音声情報を解析する音声処理用ＬＳＩ１５０のほか、遊技状態の進行に伴なって様々な可聴音を発生させるための増幅回路（Ｄ／Ａコンバータを含む）１６０が接続されている。 - 特許庁