「LSi」に関連した英語例文の一覧と使い方(69ページ目) - Weblio英語例文検索

A low-speed test signal transmission control part 22 generates a predetermined low-speed test signal to be transmitted to the semiconductor device 4 based on an instruction from the LSI tester 3, and outputs the generated low-speed test signal to a first driver 23 with predetermined timing based on an output instruction from the tester 3.例文帳に追加

低速テスト信号送信制御部２２は、ＬＳＩテスタ３からの指令に基づき、半導体装置４に送信すべき所定の低速テスト信号を生成し、ＬＳＩテスタ３からの出力指令に基づいて所定のタイミングで、その生成する低速テスト信号を第１ドライバ２３に出力する。 - 特許庁

A plurality of IP(Intellectual Property) information being the design assets of an LSI is stored in a registration IP database 120, and the operating manual data, standard format data and design data of each IP extracted from the database 120 are converted and compounded, respectively, based on common individual detail specifications(type categorized detail specifications) 170b.例文帳に追加

ＬＳＩの設計資産である複数のＩＰ（Intellectual Property）情報を登録ＩＰデータベース１２０に蓄積しておき、このデータベース１２０から抽出したＩＰ毎の説明書データと規格書データと設計データとを共通の個別詳細仕様（品種別詳細仕様）１７０ｂに基づいてそれぞれ変換合成する。 - 特許庁

In a ferroelectric substrate 31, a spatial light modulation unit 35 is provided between a wavelength conversion unit 315 and an emission plane 311b and modulates laser light outputted from the wavelength conversion unit 315, and only 0th-order light of a specific wavelength is guided to the substrate to draw a pattern corresponding to LSI data.例文帳に追加

強誘電体基板３１では、波長変換部３１５と出射面３１１ｂとの間に空間光変調部３５が設けられ、波長変換部３１５から出力されるレーザ光を変調するとともに特定波長の０次光のみが基板に導光されてＬＳＩデータに対応するパターンが描画される。 - 特許庁

To shorten simulation time and enhance debugging efficiency by efficiently generating the simulation data of a tester without transferring excess data regarding an optimized data generation system to generate data to be used for a test of a system LSI verified in logic simulation at a designing state.例文帳に追加

本発明は設計段階の論理シミュレーションで検証が行われたシステムＬＳＩのテストに使用するデータを生成するためのデータ最適化生成方式に関し，余分なデータを転送せずにテスタのシミュレーションデータを効率よく生成してシミュレーション時間の短縮化とデバッグ効率を向上することができることを目的とする。 - 特許庁

To provide a resist composition that can be preferably used in an ultra-micro lithography process such as manufacture of an ultra LSI and a high-capacity microchip and the other photo-fabrication and is superior in line width roughness, and further in resolution and defocusing latitude in contact hole pattern formation and superior in exposure margin.例文帳に追加

超ＬＳＩや高容量マイクロチップの製造等の超マイクロリソグラフィプロセスやその他のフォトファブリケーションプロセスに於いて好適に使用することができ、ラインウィズスラフネスが良好なレジスト組成物、また更にコンタクトホールパターン形成において解像力及びデフォーカスラチチュード、露光マージンにも優れたレジスト組成物を提供することである。 - 特許庁

The imaging apparatus comprises an imaging section 100 which images a subject to capture an image, a hard disk device 500 which stores an image captured by the imaging section 100, an acceleration sensor 601 for detecting acceleration, a grip sensor 602 for detecting an intention of imaging of a user, and a system LSI 201 for saving a magnetic head of the hard disk device 500.例文帳に追加

被写体を撮像して画像を取得する撮像部１００と、撮像部１００で取得した画像を記憶するハードディスク装置５００と、加速度を検出する加速度センサ６０１と、ユーザの撮影意図を検出するグリップセンサ６０２と、ハードディスク装置５００の磁気ヘッドを退避するシステムＬＳＩ２０１とを備える。 - 特許庁

The operation timing generation unit 5 is used when the sensor LSI 50 is tested, and receives the mode control signal Sms output from the operation mode control unit 4, and outputs to the sensor unit 1 and the control unit 2 an operation control signal Sds to cause the sensor unit 1 to operate or to enter a standby state based on the mode control signal Sms.例文帳に追加

動作タイミング生成部５は、センサＬＳＩ５０のテスト工程のときに用いられ、動作モード制御部４から出力されるモード制御信号Ｓｍｓが入力され、モード制御信号Ｓｍｓに基づいてセンサ部１の動作或いは待機させる動作制御信号Ｓｄｓをセンサ部１及び制御部２に出力する。 - 特許庁

Since the antinode and node of the standing waves generated in the ground pattern or the antinode and a part corresponding to the antinode are short- circuited at the time of feeder power to an IC 35 and an LSI 36 mounted on the circuit board 30, noise power by the standing waves is offset, and the antiresonance by the standing waves and the increase of the power feeder system impedance are suppressed.例文帳に追加

回路基板３０に実装されたＩＣ３５やＬＳＩ３６への給電時にグランドパターンに生じる定在波の腹と節または腹と腹に対応する部分が短絡されるため、定在波によるノイズ電源が相殺され、定在波による反共振や給電系インピーダンスの増加が抑制される。 - 特許庁

To easily increase simulation speed by employing cycle simulation means for simulating functional modules constituting LSI on a plurality of clock signal cycles and means for temporarily simulating functional modules with assumed inputs thereto before actual execution, and using temporary execution results later for high speed actual simulation.例文帳に追加

同期回路のシミュレーション高速化には、サイクルベース方式が有効であるが、大規模なシステムＬＳＩのシミュレーションでは、システムＬＳＩの１チップシミュレーションでは、すべての機能モジュールが均等に動作することは少なく、特定の機能モジュールのみが活発に動作し、他のモジュールはほとんど動作しない場合が多い。 - 特許庁

Basic characteristic value of a cell when not taking the variation in characteristic values into consideration and the transistor dimension constituting the cell, for example, a variation coefficient of the cell characteristic value corresponding to gate width are read from a memory, and static timing analysis is performed to the LSI using the read variation coefficient and basic characteristic value.例文帳に追加

特性値のばらつきを考慮しない場合のセルの基本特性値と、セルを構成するトランジスタの寸法、例えばゲート幅に対応したセル特性値のばらつき係数とをメモリから読み出し、読み出したばらつき係数と基本特性値とを用いて、ＬＳＩに対する静的タイミング解析を実行する。 - 特許庁

The performance control part 22 is dividedly constituted of a one-chip microcomputer 40 receiving the control command CMD from the main control part 21 and analyzing its content, and a voice reproduction LSI 42 outputting voice signals ±R and ±L along with an operation signal PLAY based on the command form the one-chip microcomputer 40.例文帳に追加

演出制御部２２は、主制御部２１からの制御コマンドＣＭＤを受けてその内容を解析するワンチップチップマイコン４０と、ワンチップチップマイコン４０からの指示に基づいて作動信号ＰＬＡＹと共に音声信号±Ｒ，±Ｌを出力する音声再生ＬＳＩ４２とに区分されて構成される。 - 特許庁

The power control LSI which receives the control signal performs ON/OFF control of the respective power supply according to a delay time set in an internal nonvolatile memory 501a, and also regularly detects overcurrent of the power current supplied to each board by a detection circuit 502b, and immediately performs power-OFF control upon detection thereof.例文帳に追加

制御信号を受信する電源制御用ＬＳＩは、内部の不揮発メモリ５０１ａに設定された遅延時間に従い各々の電源をＯＮ／ＯＦＦ制御し、又常時、各ボードに供給する電源電流の過電流を検知回路５０２ｂで検知し、検知時に電源を即ＯＦＦする制御を行う。 - 特許庁

To provide a method for manufacturing a semiconductor device, by which the semiconductor device using an SiC crystal is manufactured by peeling an SiC substrate from a stuck substrate formed by sticking the SiC substrate on an Si substrate without damaging an element such as an IC chip and an LSI chip formed on the surface of the SiC substrate.例文帳に追加

ＳｉＣ基板がＳｉ基板に貼り付けられた貼り合せ基板から、ＳｉＣ基板の表面に形成されたＩＣチップやＬＳＩチップ等の素子を傷つけることなく、貼り合せ基板からＳｉＣ基板を剥離して、ＳｉＣ結晶を用いた半導体デバイスを製造する、半導体装置の製造方法を提供する。 - 特許庁

In the crystal oscillator in which a crystal vibrator 1 is mounted inside the cavity 2a of the ceramic package 2, the lower surface (circuit forming surface) of the LSI chip 5 is bonded and sealed to the upper surface of the ceramic package 2 using Au as a sealer.例文帳に追加

本発明の水晶発振器では、前記課題を解決するため、水晶振動子１をセラミックパッケージ２のキャビティ２ａ内に実装した水晶発振器において、該セラミックパッケージ２の上面にＬＳＩチップ５の下面（回路形成面）をＡｕを封止材として用いて接合して封止したことを特徴とする。 - 特許庁

In the crystal oscillator in which a crystal vibrator 1 is mounted inside the cavity 2a of the ceramic package 2, the lower surface (circuit forming surface) of the LSI chip 5 is bonded and sealed to the upper surface of the ceramic package 2 using eutectic metals 3a and 3b as a sealer.例文帳に追加

本発明の水晶発振器では、前記課題を解決するため、水晶振動子１をセラミックパッケージ２のキャビティ２ａ内に実装した水晶発振器において、該セラミックパッケージ２の上面にＬＳＩチップ５の下面（回路形成面）を共晶金属３ａ，３ｂを封止材として用いて接合して封止したことを特徴とする。 - 特許庁

The contact electrode 22 is formed by electrically conductive layers installed on an insulation substrate 24 and contains a contact piece 22b1 on the LSI side in contact with an electrode 6a of a semiconductor 6, a contact piece 22b2 on the wiring circuit board in contact with an electrode 8a of a wiring circuit board 8 and a ring part 22a that electrically connects them.例文帳に追加

コンタクト電極２２は、絶縁基板２４上に設けられた導電層により形成され、半導体装置６の電極６ａに接触するＬＳＩ側コンタクト片２２ｂ１と、配線基板８の電極端子８ａに接触する配線基板側コンタクト片２２ｂ２と、これらを電気的に接続するリング部２２ａとを有する。 - 特許庁

A printed wiring substrate 5 is bent larger than an LSI package 8 caused by the difference between bending states of both 5, 8 due to different sectional coefficient of the substrate 5 and the package 8 when the apparatus falls, and therefore cracks are generated in solder balls 9 as a result of concentration of the stress on the balls 9 connecting both 5, 8.例文帳に追加

プリント配線基板５およびＬＳＩパッケージ８の断面係数が異なるため、落下時に、両者のたわみ状態に差異が生じ、ＬＳＩパッケージ８に対しプリント配線基板５の方が大きくたわむことにより、両者を接続しているハンダボール９に応力が集中し、ハンダボール９にクラックが発生する。 - 特許庁

In a first display mode, a control LSI (30) divides a single frame period of an input image signal into a plurality of sub-frame periods by a first tone converting circuit (34) and a second tone converting circuit (35), to perform output to a display panel, thus realizing image display performed by time-division driving (pseudo-impulse driving).例文帳に追加

コントロールＬＳＩ（３０）は、第１の表示モードでは１階調変換回路（３４）および第２階調変換回路（３５）により、入力画像信号の１フレーム期間を複数のサブフレーム期間に時分割して表示パネルに出力することにより、時分割駆動（擬似インパルス駆動）による画像表示を行う。 - 特許庁

With this configuration, even if LSI chips 22 have positions on the package substrate 16 which deviate in parallel from, for example, a prescribed position on the surface of the package substrate 16, the front ends of the respective conductive bumps 27 are accepted by, for example, both the pad surfaces 25 of the conductive pad 23 and the top surface 31 of the solder resist 29.例文帳に追加

したがって、パッケージ基板１６に対するＬＳＩチップ２２の位置が例えばパッケージ基板１６の表面に平行に規定の位置からずれたとしても、導電バンプ２７の先端は例えば導電パッド２３のパッド面２５とソルダーレジスト２９の頂上面３１との両方に受け止められる。 - 特許庁

In this case, light emission data to be used for the light emission control in the subordinate MPU 82 are stored not only in a direct connection ROM 84 of the subordinate MPU 82 but also in the common ROM 87 for storing sound data to be used for the output control of sound by the sound output LSI 86.例文帳に追加

この場合に、サブＭＰＵ８２において発光制御を行うために利用される発光データは、サブＭＰＵ８２の直接用ＲＯＭ８４だけでなく、音出力ＬＳＩ８６において音の出力制御を行うために利用される音データを予め記憶する共通用ＲＯＭ８７にも記憶されている。 - 特許庁

The layout of the structure and arrangement position, etc., of pads 102 in the outer peripheral strings of a semiconductor chip 101, which receive the influence of the stress, is previously made so that the operation trouble of an LSI due to the influence of the stress does not easily occur concerning the semiconductor integrated circuit device having the flip-chip structure.例文帳に追加

フリップチップ構造を有する半導体集積回路装置において、応力の影響を受ける半導体チップ１０１の外周列におけるパッド１０２の構造及び配置位置等について、応力の影響に起因するＬＳＩの動作不具合が発生しにくいように予めレイアウトする。 - 特許庁

On the package substrate 1, columnar preliminary solders (solder structures 4 for connection formed by die pressing) each having a concave region which is hollowed at a center part on a top surface as compared with a peripheral part are formed by press processing using a die 5 for tip parts, and the LSI is thereby mounted by flip-chip bonding the solder bumps.例文帳に追加

パッケージ基板１には、その先端部に対する金型５を用いた押圧加工などによって、先端面の周辺部に比し中心部が窪んだ凹部領域を有する柱状の予備はんだ（金型加圧した接続用はんだ構造物４）を形成し、これによって、はんだバンプをフリップチップボンディングしてＬＳＩを実装する。 - 特許庁

Before start of the receiver with a main switch 22 or a remote controller 30, a component (image processor 200) which includes an OS-installed CPU, digital LSI or the like and takes time for starting is started to stand by beforehand, so that the standby time after start of the receiver is shortened while suppressing power consumption in standby mode.例文帳に追加

即ち、メインスイッチ２２やリモコン３０からの装置の起動に先立って、ＯＳを搭載したＣＰＵやディジタルＬＳＩ等からなり、その起動に時間がかかる構成部品（画像処理部２００）を予め起動して待機することにより、待機時の消費電力を抑えながら、装置の起動後の待ち時間を短縮する。 - 特許庁

As an embodiment of a CMOS or CMIS (Complementary Metal Insulator Semiconductor) type LSI, an effective gate length is made to be long by curving gate electrode shapes of both sides of a P-channel FET and an N-channel FET, constituting some logic gates, in a planar manner by using proximity effect.例文帳に追加

本願の一つの発明は、ＣＭＯＳまたはＣＭＩＳ型ＬＳＩにおいて、一部の論理ゲートを構成するＰチャネルＦＥＴおよびＮチャネルＦＥＴの両側のゲート電極形状を近接効果を利用して平面的に湾曲させることによって、実効的なゲート長を長くするものである。 - 特許庁

The EMC/EMI simulation model of the LSI driven by a plurality of power sources differed in voltage has a circuit consisting of parallel connection of an internal impedance and a current source in each power source, and the internal impedance of each power source is connected through a mutual impedance.例文帳に追加

電圧の異なる複数の電源で駆動するＬＳＩのＥＭＣ／ＥＭＩシミュレーション用モデルにおいて、各電源毎に内部インピーダンスと電流源の並列接続からなる回路を有し、かつ各電源における内部インピーダンスがそれぞれ相互インピーダンスで結合していることを特徴とするＬＳＩのＥＭＣ／ＥＭＩシミュレーション用モデル。 - 特許庁

When the fine vias or trenches are embedded in the wiring (LSI) pattern formed on a semiconductor wafer, the pattern is plated by the use of a copper electroplating solution containing an azole or silane coupling agent, or the pattern is dipped in a pretreating solution for copper electroplating containing the azole or silane coupling agent, and then electroplated with copper.例文帳に追加

半導体ウェハー上に形成された配線（ＬＳＩ）パターンの微細なビアあるいはトレンチの埋め込みに際し、アゾール又はシランカップリング剤を含有する銅電気めっき液を用いてめっきするか、又はアゾール又はシランカップリング剤を含有する銅電気めっき用前処理液に浸漬した後銅電気めっきする。 - 特許庁

An optical sensor 12 measuring the illuminance of external light is mounted on the array substrate 2 as well as a filtering means (an adding circuit 75 and a circuit 76 outputting high-order bits) filtering a signal output from the optical sensor 12 and a processing circuit (an external LSI 10) processing the signal output from the optical sensor 12 are also provided.例文帳に追加

アレイ基板２上に外光照度を計測する光センサ１２が設置されるとともに、光センサ１２から出力される信号をフィルタリングするフィルタリング手段（加算回路７５及び上位ビットを出力する回路７６）及び光センサ１２から出力される信号を処理する処理回路（外部ＬＳＩ１０）を備える。 - 特許庁

To solve the problem that a mounted liquid crystal timing controller must be changed each time when a connected liquid crystal panel is changed and the problem that adjustment using resistances and capacitors on the outside of an LSI, like fine timing adjustment is necessary because connectable liquid crystal panels are determined, with respect to a liquid crystal panel drive processing circuit for an onboard TV.例文帳に追加

車載用テレビジョンの液晶パネル駆動処理回路で、接続する液晶パネルが変更になる都度、搭載する液晶タイミングコントローラを変更しなければならなく、また、接続できる液晶パネルが決まっているため、細かいタイミング調整など、ＬＳＩの外部で、抵抗やコンデンサを使用しての調整が必要になる。 - 特許庁

To provide a design method for a synchronizing circuit by which the circuit can be divided entirely at random and an EMI noise caused by a peak current is prevented from increasing because of an increased peak current at clock leading or training with an increase in the circuit scale with respect to the design of the LSI synchronizing circuit.例文帳に追加

ＬＳＩ同期回路の設計に関して、回路を全くランダムに分割でき、回路規模が増大するに従い、クロックの立上がり、または立下がり時のピーク電流が大きくなり、ピーク電流に起因するＥＭＩノイズが増大するのを防ぐことができる同期回路の設計方法を提供する。 - 特許庁

Not only the data path part 15 can be controlled in high speed by FSM 14, but also the data path part 15 can be controlled by a program of P command in a different process from the process set in FSM 14, and then system LSI which can flexibly change VU 1 process can be provided.例文帳に追加

ＦＳＭ１４によりデータパス部１５を高速で制御できると共に、Ｐ命令によりプログラムでデータパス部１５をＦＳＭ１４に設定されている処理手順と異なる手順で制御することも可能となり、ＶＵ１の処理も柔軟に変更することができるシステムＬＳＩを提供することができる。 - 特許庁

In this case, the memory 8 for the data storage is incorporated in the control LSI 1.例文帳に追加

データ格納用メモリ８を内蔵する制御ＬＳＩ１では、メモリを内蔵する前の制御ＬＳＩのメモリインタフェース信号に、メモリ８の信号を割り付け、メモリ８への信号を動作モードに基づく切り替え信号a1，a2により、内部回路１４からの信号か、割り付けした外部端子からのメモリ８への信号かを切り替えるセレクタ１１を設けた。 - 特許庁

To provide a resist stripping liquid composition with which a resist residue remaining after dry etching or ashing in a wiring step of a semiconductor device such as an IC and an LSI or a liquid crystal panel device can be completely removed at a low temperature in a short time and influences with time are less such as increase in corrosion in an oxide film or a metal wiring material.例文帳に追加

ＩＣやＬＳＩ等の半導体素子や液晶パネル素子の配線工程におけるドライエッチング、アッシング後に残存するレジスト残渣を低温、短時間で完全に除去でき、酸化膜や金属配線材料への腐食増大などの経時変化による影響の少ないレジスト剥離組成物を提供すること。 - 特許庁

Whereupon, a CPU 1010 of the special pattern display device 100 executes an interruption, receives it through a data receiver circuit 1140 to buffer it in a RAM 1090, and controls the drive of an image processing LSI 1060 according to the command to thereby make a desired display on an LCD panel 1120.例文帳に追加

すると、特別図柄表示装置１００のＣＰＵ１０２０は割り込み処理を実行し、データ受信回路１１４０を介してこれを受信しＲＡＭ１０９０にバッファリングすると共に、このコマンドにしたがって画像処理用ＬＳＩ１０６０を駆動制御してＬＣＤパネル１１２０に所望の表示を行わせる。 - 特許庁

In an RTL (Register Transfer Level) logic circuit of a debug function part of an LSI, a dummy module 31 defined as a false path is inserted to designate the false path which does not require to adjust data delay time among paths between an FF (flip-flop) and an external output terminal 30 and between FFs having the same clock source.例文帳に追加

ＬＳＩのデバッグ機能部分のＲＴＬ論理回路において、ＦＦから外部出力端子３０とのパスや同一クロックソースを持つＦＦ間のパスのうち、データ遅延時間の調整が必要のないパスについて、フォルスパスを指定するために、フォルスパスであることを明示するダミーモジュール３１を挿入する。 - 特許庁

The system LSI formed by connecting a plurality of circuit blocks K added with the prediction circuit P and the power condition control circuit D can be shifted to the low-powered condition by self- distribution manner according to the condition of the input I independently of a calculating device wherein each circuit block K controls the whole system.例文帳に追加

予測回路Ｐと電力状態制御回路Ｄが付加された回路ブロックＫが複数接続されて構築されるシステムＬＳＩは、各回路ブロックＫがシステム全体を管理する演算装置とは独立に、入力Ｉの状態に応じて自立分散的に電力状態の小さな状態へ移行できる。 - 特許庁

The PDS control section comprising a subscriber multiplex/ demultiplex part 21, a service multiplex/demultiplex part 22 and a test mode circuit part 23, and an Ethernet interface section comprising an Ethernet (trademark) signal terminating function part 25, a filtering function part 26, an Ethernet packet processing function part 27 and a common control part 28 are made into one chip LSI.例文帳に追加

加入者多重分離機能部２１とサービス多重分離機能部２２とテストモード回路部２３とからなるＰＤＳ制御部、及び、イーサネット（登録商標）信号終端機能部２５とフィルタリング機能部２６とイーサネットパケット処理機能部２７と共通制御部２８とからなるイーサインタフェース部を１チップＬＳＩ化する。 - 特許庁

To provide a very low expansion glass ceramic capable of coping with a lithography technology for a next generation LSI and provided with a very low expansion characteristic and a super smooth surface and semiconductor manufacturing apparatus structural members such as a mask, an optical reflection mirror, a wafer stage or a reticle stage or members for various precise products using the same.例文帳に追加

次世代ＬＳＩ用リゾグラフィー技術に対応し得る、極低膨張特性と超平滑表面を兼ね備えた極低膨張ガラスセラミックス、それを用いたマスク、光学系反射ミラー、ウエハーステージ、レチクルステージ等の半導体製造装置構成部材、あるいは各種精密品用部材を提供する。 - 特許庁

This semiconductor integrated circuit device has an emulation control part making one of two data transmitting/receiving interfaces (IFs) execute operation for emulating the IF of a connection partner having the different operation specification when the two IFs among a plurality of IFs are connected by a transmission line inside an LSI having the plurality of IFs for transferring data with outside.例文帳に追加

外部とのデータ送受信用インターフェース（ＩＦ）を複数備えたＬＳＩの内部に、複数のＩＦのうちの２つのＩＦが伝送線によって接続された時、２つのＩＦのうちの一方に、動作仕様が異なる接続相手先のＩＦをエミュレートする動作を実行させるエミュレート制御部を備える。 - 特許庁

This eliminates the need for an increase in the amount of the first board cooling air and thus, can prevent growing in size of a blower larger than necessary or increase in the number of blowers installed more than necessary even when the boards 71 and 74 each having the graphic LSI 71A and the transformer 74A, thereby enabling the miniaturization of the board case 70.例文帳に追加

従って、第１基板冷却空気の風量増加が不要となるので、グラフィックＬＳＩ71A やトランス74A をそれぞれ有する基板71, 74を収納しても、送風機の必要以上の大型化、又は、送風機の設置個数の必要以上の増加を未然に防止でき、基板ケース70を小型化することができる。 - 特許庁

A selector 81 selects a desired number M(10) of pulses among N(20) sets of timing pulses from the output section 70 of a time series data ROM in accordance with serial data set to a serial data setting section 82 and outputs the selected pulses to an LSI external output terminal 75 at an optional position via an output pad 73.例文帳に追加

時系列データＲＯＭの出力部７０からのＮ（２０）個のタイミングパルスのうち所望とするＭ（１０）個のパルスを、シリアルデータ設定部８２に設定されるシリアルデータに応じて、セレクタ８１によって、出力パッド７３を介して任意の位置のＬＳＩ外部出力端子７５に選択出力する。 - 特許庁

For instance, in the case of the system LSI (four-layer product) loaded with functional blocks IP 1 and IP 2 for the design, a common IP core IP a to which two wiring data M4I and M4S of different film thicknesses sharing a wiring pitch are allocated corresponding to a metal wiring layer M4 of a top layer are used.例文帳に追加

たとえば、機能ブロックＩＰ１，ＩＰ２が搭載されてなるシステムＬＳＩ（４層製品）の場合、その設計には、最上層のメタル配線層Ｍ４に対応させて、配線ピッチを共有するとともに、膜厚の異なる、２つの配線データＭ４Ｉ，Ｍ４Ｓが割り付けられた共通ＩＰコアＩＰａを用いる。 - 特許庁

The semiconductor device comprises an organic film layer 12 having a function of an interlayer insulation formed on a nitride film 11 for protecting aluminum wirings of an LSI chip 10, in such a manner that the film layer 12 on an aluminum pad 13 is removed by a photolithography; and a contact hole formed to connect a metal layer 14 laminated on the film layer 12.例文帳に追加

ＬＳＩチップ１０のアルミ配線を保護する窒化膜１１の上に、層間絶縁の働きをする有機膜層１２が形成され、アルミパッド１３上の有機膜層１２がフォトリソグラフィにより除去され、有機膜層１２に積層されるメタル層１４との接続のためのコンタクトホールが形成される。 - 特許庁

The image processing LSI 3 extracts a motion vector from a photographed image of consecutive two frames or thinned-out two frames on a time axis when a front of the vehicle is photographed by a camera 1 mounted to a side mirror at the front passenger seat side of the vehicle, and qualifies a pixel which has a collision risk based on the direction of the motion vector.例文帳に追加

画像処理ＬＳＩ３は、自動車の助手席側サイドミラーに取り付けられたカメラ１によって自動車前方が撮影された時間軸上で連続した２フレーム分あるいは間引いた２フレーム分の撮影画像から動きベクトルを抽出し、その動きベクトルの方向に基づいて衝突リスクのある画素を認定する。 - 特許庁

This LSI for communications is provided with a test control part 5 for receiving a reset set signal RB, a test mode signal TM and a flag F, outputting a reset signal R in response to the supply of the reset set signal RB in a normal operation, and outputting a reset signal R in response to the supply of a flag F in a test mode.例文帳に追加

リセット設定信号ＲＢとテストモード信号ＴＭとフラグＦとの供給を受け、通常動作時にはリセット設定信号ＲＢの供給に応答してリセット信号Ｒを出力し、テストモード時にはラグＦの供給に応答してリセット信号Ｒを出力するテスト制御部５を備える。 - 特許庁

In the interconnection structure of the semiconductor device having a semiconductor LSI package mounted on a motherboard substrate 7 via a solder ball 42, a package substrate 4 wired and connected to the motherboard substrate 7 has an IC 2 flip-chip connected to the flexible substrate 1, and the package substrate 4 and IC 2 are connected to each other through the flexible substrate 4.例文帳に追加

半導体ＬＳＩパッケージをはんだボール４２を介してマザーボード基板７に実装する半導体装置の配線構造であって、マザーボード基板７へ配線接続されるパッケージ基板４においてＩＣ２がフレキシブル基板１にフリップチップ接続されており、パッケージ基板４とＩＣ２をフレキシブル基板４を介して接続させる。 - 特許庁