「LSi」に関連した英語例文の一覧と使い方(67ページ目) - Weblio英語例文検索

In the photomask for forming a semiconductor circuit such as an IC and an LSI, an optically readable area code (two-dimensional ID code) 150 is disposed on the end face 110 or the back face of a glass substrate of the photomask 108 when transfer formation of a metallic film is carried out by a transfer type laser marker 170.例文帳に追加

ＩＣ、ＬＳＩ等の半導体回路形成用のフォトマスクであって、光学式読み取りタイプのエリアコード（二次元ＩＤコード）１５０が、フォトマスク１０８のガラス基板の端面１１０ないし裏面に、金属膜を転写式レーザーマーカー１７０によって転写形成することで設けられている。 - 特許庁

To provide a method and apparatus for analyzing spurious radiation to analize the spurious radiation from an LSI at real time by simulation by considering the influence of the decoupling due to resistance, capacitance, and inductance in a power source and a ground, in power source current calculation in spite of high-speed analyzing.例文帳に追加

高速解析しつつも、電源及びグランドの抵抗、容量、インダクタンスによるデカップリングの影響を電源電流計算に反映することで、シミュレーション上においてＬＳＩの不要輻射を現実的な時間で評価することのできる不要輻射解析方法および装置を提供する。 - 特許庁

To provide a liquid crystal display device in which the output signal of a driver LSI can be inspected in a failure analysis, in the structure a wire is not extended and the electrode part connected to the wire is not exposed, and a method for inspecting the liquid crystal display device.例文帳に追加

本発明は、配線を延長することも、配線に接続された電極部分を露出させることもない構造であって、故障解析時にドライバＬＳＩの出力信号を検査することが可能な液晶表示装置及び液晶表示装置の検査方法を提供する。 - 特許庁

To establish a communication between modules on an LSI chip, in which problems such as skews caused by increase of a wiring delay, a crosstalks between adjacent wires due to narrowed wiring intervals, and difficulties in wiring and increase of a space for the wiring caused by increase of the number of wires due to increase in the communication bit width, are solved.例文帳に追加

配線遅延の増加によるスキュー、配線間隔の狭隘化による隣接配線間のクロストーク、通信ビット幅増大によって配線の本数が増加することによる、配線困難、配線面積増加の問題を解決したＬＳＩのチップ内のモジュール間通信を実現する。 - 特許庁

To provide a method for correcting an FIB wiring of a flip-chip LSI by an FIB of only a normal ion beam, by enabling removal of the upper layer interconnection and the lower layer interconnection on an FIB processing region through wet etching.例文帳に追加

ＦＩＢ加工領域上の上層配線および下層配線をウェットエッチングで除去することができるようにすることにより、通常のイオンビームのみのＦＩＢで、フリップチップＬＳＩのＦＩＢ配線修正加工が可能である、フリップチップＬＳＩの配線修正方法を提供する。 - 特許庁

Every time when the input section 32 of the abnormality detection system performs a test for a plurality of semiconductor products, positional information data 15 of each semiconductor product on a wafer is inputted from a wafer prober and specified test results data 25 for the semiconductor product is inputted from an LSI tester 20.例文帳に追加

異常検出システム３０の入力部３２が、複数の半導体製品の試験を行う毎に、各半導体製品のウェーハ上における位置情報データ１５をウェーハ・プローバーから入力し、この半導体製品に対する所定の試験結果データ２５をＬＳＩテスタ２０から入力する。 - 特許庁

This LSI includes a pointer circuit 12 in which a circuit function is modeled by a C language and designed according to the description, and corresponding to an identifier for indirect addressing such as a pointer included in the description, dynamic addressing is realized by hardware.例文帳に追加

このＬＳＩは、回路機能がＣ言語によりモデル化されてその記述をもとに設計され、同記述に含まれるポインタ等の間接的なアドレス指定を行う識別子に対応して、動的なアドレス指定をハードウェアにより実現するポインタ回路１２を有して構成される。 - 特許庁

To extremely exclude the interference of a software program without using any measurement unit such as a JTAG-ICE or a logic analyzer or the like, and to specify problem occurrence conditions and analyze the problem in a software program and hardware without extremely changing a mode in LSI.例文帳に追加

ＪＴＡＧ−ＩＣＥやロジックアナライザ等の測定器を用いることなく、ソフトウェアプログラムの介在を極力排除し、ＬＳＩ内部のモードを極力変化させることなく、ソフトウェアプログラム及びハードウェアにおける問題発生条件の特定、及び問題解析を可能とする。 - 特許庁

Accordingly, in accordance with transfer distances, switching of operation ranges in the waveform shaping circuit inside the interface circuit is made possible, and operation ranges in the waveform shaping circuit can be limited, and power consumption of the interface circuit, an LSI including the interface circuit, and a server device can be reduced.例文帳に追加

これにより、伝送距離に応じて、インターフェイス回路内の波形整形回路の動作範囲の切りかえを可能とし、波形整形回路の中の動作範囲を制限することができ、インターフェイス回路、インターフェイス回路を含むＬＳＩやサーバ装置の消費電力を低減できる。 - 特許庁

A semiconductor integrated circuit LSI mountable to a disk drive recording/reproducing device 0001 includes: a signal processor 0107 of an RF signal read from a pickup; a servo controller 0106 responsive to a servo error signal read from the pickup; a memory controller 0108; and an external interface 0110.例文帳に追加

ディスクドライブ記録再生装置０００１に搭載可能な半導体集積回路ＬＳＩは、ピックアップから読み出されるＲＦ信号の信号処理部０１０７、ピックアップから読み出されるサーボ誤差信号に応答するサーボ制御部０１０６、メモリ制御部０１０８、外部インターフェース０１１０を含む。 - 特許庁

To provide a communication circuit capable of performing transmission/reception as expected even when a reference signal of a transmission circuit and that of a reception circuit are fixedly deviated or temporally varied by manufacturing dispersion of an LSI, random dispersion of a transistor, power noise or signal noise.例文帳に追加

ＬＳＩの製造ばらつき、トランジスタのランダムばらつき、電源ノイズ、信号ノイズによって、送信回路の基準信号と受信回路の基準信号が固定的にずれたり、時間的に変動したりする場合でも期待通りの送受信を行うことができる通信回路を提供する。 - 特許庁

In the semiconductor integrated circuit device shown on fig. 1, opposing electrodes 3 and 4 are provided at a part of a ceramic package 2 and subjected to polarization by applying a high voltage between the electrodes after sintering a ceramic substrate 2 before mounting a silicon chip LSi 1 thus forming a piezoelectric ceramic oscillator.例文帳に追加

図１の半導体集積回路デバイスにおいてセラミックスパッケージ２の一部に対向電極３、４を設け、セラミックス基板２焼結後、シリコンチップＬＳｉ1搭載前に、電極間に高電圧を加えて分極処理、圧電体セラミックス化してセラミックス振動子を形成しする。 - 特許庁

A start pulse signal SP, video data signals R, G, B and a clock signal CK are cascaded and propagated through source driver LSI chips 1 connected in cascade and delayed and the delay time differs between a leading signal and a trailing signal of the signals.例文帳に追加

縦続接続されるソースドライバＬＳＩチップ１に、縦続して伝搬されるスタートパルス信号ＳＰ、映像データ信号Ｒ・Ｇ・Ｂ、クロック信号ＣＫが、各ソースドライバＬＳＩチップ１…において遅延を生じ、かつその遅延時間が信号の立ち上がり時と立ち下がり時とで異なる。 - 特許庁

To ensure timing margin of serial parallel conversion at an output stage, even when the timing adjustment for a parallel clock and a serial clock is difficult in the configuration, where parallel input data are parallel-serial converted and an LSI is used to process the converted signal.例文帳に追加

パラレル入力データをパラレルシリアル変換してからＬＳＩで信号処理を行い、その結果をシリアルパラレル変換して出力する構成で、パラレル用クロックとシリアル用クロックのタイミング調整が難しい場合でも、出力段におけるシリアルパラレル変換のタイミングマージンを確保できるようにする。 - 特許庁

A hardware/software debug controller 105 is disposed between a software debug means 151 and a hardware debug means 152, a hardware trigger function of an LSI simulating device 102 such as a hardware emulator and a software break function of a software debug function are synchronized, and hardware debug information and software debug information are synchronized.例文帳に追加

ソフトウェアデバッグ手段１５１とハードウェアデバッグ手段１５２の間にハードウェアソフトウェアデバッグコントローラ１０５を設け、ハードウェアエミュレータなどのＬＳＩ模擬装置１０２のハードウェアトリガー機能、ソフトウェアデバッグ機能のソフトウェアブレイク機能を同期させて、ハードウェアデバッグ情報とソフトウェアデバッグ情報の同期をとる。 - 特許庁

To eliminate use of a relay for connecting semiconductor integrated circuit by switching it to an LSI tester or an external ROM, in inspection of the semiconductor integrated circuit requiring the external ROM, and to prevent a timing problem from being generated in the connection between the semiconductor integrated circuit and the ROM.例文帳に追加

外付けＲＯＭを必要とする半導体集積回路の検査において半導体集積回路をＬＳＩテスタまたは外付けＲＯＭに切り替えて接続するためのリレーの使用を不要にし、かつ半導体集積回路と外付けＲＯＭ間の接続においてタイミング問題の発生を防ぐ。 - 特許庁

To provide a software generating device capable of generating software that can correctly verifying an RTL description even in the RTL description of an LSI for sequentially executing processing to each of a plurality of input values by using a test program for verifying an operation description.例文帳に追加

複数の入力値それぞれに対する処理を順次実行するＬＳＩのＲＴＬ記述であっても、そのＲＴＬ記述を正しく検証することが可能なソフトウェアを、動作記述の検証用のテストプログラムを用いて生成することができるソフトウェア生成装置を実現する。 - 特許庁

The ubiquitous mobile communication system LSI incorporates a ubiquitous RF analog circuit for sharing high frequency RF analog circuit portions such as low noise amplifier, mixer, VCO and PLL for a frequency band utilized in a plurality of mobile communication and wireless network communication systems.例文帳に追加

低雑音増幅器、ミキサ、ＶＣＯ、ＰＬＬなどの高周波ＲＦアナログ回路部分を複数の移動体通信および無線ネットワーク通信システムで利用する周波数帯に共用できるようにしたユビキタスＲＦアナログ回路を内蔵したユビキタス移動体通信システムＬＳＩ。 - 特許庁

In this electronic circuit board, a three terminal type multilayer capacitor which has a structure, where an upper and a lower sides of a penetrating inner electrode to be connected with a power line of an LSI are sandwiched by two inner electrodes which are connected with a ground line via dielectric layers is used as the decoupling capacitor.例文帳に追加

本発明の電子回路基板は、ＬＳＩの電源ラインに接続される貫通内部電極の上下を誘電体層を介して接地ラインに接続される２つの内部電極で挟んだ構造を有する３端子型の積層コンデンサをデカップリングコンデンサとして用いたものである。 - 特許庁

A system LSI 10 having a state machine 11 and a combination circuit 12 for executing predetermined logical processing according to an input signal IN and outputting an output signal OUT is provided with a function verification circuit 20 for detecting abnormality in a state of a signal line 13.例文帳に追加

入力信号ＩＮに従って予め定められた論理処理を行って出力信号ＯＵＴを出力するステートマシン１１と組み合わせ回路１２を有するシステムＬＳＩ１０に、信号線１３の状態の異常を検出するための機能検証回路２０を設ける。 - 特許庁

The electronic component 10 includes an LSI chip 12 having a plurality of electrode pads 11, a resin substrate 14 having a plurality of electrode pads 13, and a plurality of solder bumps 15 for causing the plurality of electrode pads 11 and the plurality of electrode pads 13 to face each other and connecting them.例文帳に追加

本実施形態の電子部品１０は、複数の電極パッド１１を有するＬＳＩチップ１２と、複数の電極パッド１３を有する樹脂基板１４と、複数の電極パッド１１と複数の電極パッド１３とを対向させて接続する複数のはんだバンプ１５とを備えている。 - 特許庁

To solve the problem of a DRAM hybrid logic LSI being influenced by cobalt overreaction, due to heat treatment for forming a DRAM and a second heat treatment suppresses spikes from growing or cobalt from over-reacting, resulting in junction leakages or contact leakages by due to the influence of the heat treatment for forming the DRAM.例文帳に追加

ＤＲＡＭ混載ロジックＬＳＩでは、ＤＲＡＭ形成の熱処理によるコバルトの過剰反応の影響があり、第２の熱処理の際にスパイクの発生やコバルトの過剰反応が抑制されていて、ＤＲＡＭ形成の熱処理の影響により接合リークやコンタクトリークが生じる原因となる。 - 特許庁

The RF signal is shone by the optical pickup 2 through a DA converter 15, a laser driver IC16 and a laser diode 17 after entering a micro processor 14 and being optimized for every optical disk area through a pre-amplifier IC7, a peak holding circuit 10 and an AD converter 13 of a signal processing LSI.例文帳に追加

ＲＦ信号は、プリアンプＩＣ７、ピークホールド回路１０、信号処理ＬＳＩのＡＤコンバータ１３を経由し、マイクロプロセッサ１４に入り光ディスク領域毎に最適化された後、ＤＡコンバータ１５、レーザドライバＩＣ１６レーザダイオード１７を介し、光ピックアップ２より照射される。 - 特許庁

To provide a conductive resin paste composition which is superior in migration resistance characteristics, adhesive strength, and conductivity, which is suitable to adhere a semiconductor element such as IC, LSI to a lead frame and a glass epoxy substrate or the like suitable for a die bond, and which contains silver and carbon nanotube, and provide a semiconductor device using this.例文帳に追加

耐マイグレーション性、接着強度、導電性に優れ、ダイボンド用としてＩＣ、ＬＳＩ等の半導体素子をリードフレーム、ガラスエポキシ基板等に接着するのに好適な、銀とカーボンナノチューブを含む導電性樹脂ペースト組成物およびこれを用いた半導体装置を提供する。 - 特許庁

In this way, by setting the values of the physical properties of the bonding agent 3 and the member 6, a semiconductor device which can ensure the electrical connection of bump electrodes 2 formed on an LSI chip 1 with electrode pads 4 on a wiring board 5 with high reliability within a guaranteed temperature range can be realized.例文帳に追加

物性値をこのように、設定することにより、ＬＳＩチップ１上に形成されたバンプ電極２と配線基板５上の電極パッド４との電気的接続を保証温度範囲内において高信頼で確保できる半導体装置を実現することできる。 - 特許庁

As such, by blunting a voltage transition time between the coil terminals by means of the modulation circuit for modulating and forwarding the data processing result, an incorrect demodulation of a noise by a reader/writer caused by an internal LSI power consumption is prevented, and an increased communication distance range and stable communication can be achieved.例文帳に追加

このようにデータ処理した結果を変調して送出する変調回路によるコイル端子間電圧の遷移時間をなまらせることにより、ＬＳＩ内部電力消費によるノイズをリーダーライタが誤復調するのを防ぎ、通信距離の範囲を増大させ、安定した通信を実現できる。 - 特許庁

In the PLL circuit configured with an LSI provided with a charge pump circuit 2, a voltage resulting from sampling an output of the charge pump circuit 2 by a sampling circuit 7 is applied to other terminal of an AC conversion gain setting resistance Rd connected to an output terminal of the charge pump circuit 2.例文帳に追加

チャージポンプ回路２を備えた、ＬＳＩより構成されたＰＬＬ回路において、前記チャージポンプ回路２の出力端に接続された交流変換ゲイン設定抵抗Ｒｄの他端に、前記チャージポンプ回路２の出力をサンプリング回路７でサンプリングした電圧を供給する。 - 特許庁

A control LSI 30 performs false impulse drive by performing time division of one frame period of an input image signal into a plurality of subframe periods to output them on a display panel by a first gradation conversion circuit 34 and a second gradation conversion circuit 35 in a first display mode.例文帳に追加

コントロールＬＳＩ３０は、第１の表示モードでは１階調変換回路３４および第２階調変換回路３５により、入力画像信号の１フレーム期間を複数のサブフレーム期間に時分割して表示パネルに出力することにより、擬似インパルス駆動を行う。 - 特許庁

The image data stored in the character ROM 106 are read out into a bridge-side RAM 107 and a VDP-side RAM 108 via a bridge LSI 109, and the VDP 105 creates the image-drawing data by processing the image data read into the RAMs 107 and 108.例文帳に追加

キャラクタＲＯＭ１０６に記憶された画像データは、ブリッジＬＳＩ１０９を通じてブリッジ側ＲＡＭ１０７及びＶＤＰ側ＲＡＭ１０８に読み出され、ＶＤＰ１０５はこれらＲＡＭ１０７，１０８に読み出された画像データを加工することで上記描画データを作成する。 - 特許庁

By letting the thermo-couple 2 or the like detect generation of heat from the LSI 1 during operation in setting operation mode and then generate power from the generated heat, and then by feeding back those values stored in the capacitor 3 or the like to a substrate bias or by other methods, variations can be absorbed and power consumption can be reduced.例文帳に追加

これによって本発明は、熱電対２などによりセット操作時の動作時ＬＳＩ１の熱検出発電を利用し、それらの値のキャパシタ（コンデンサ３）等への保存値を基板バイアスする等の方法でばらつきの吸収や低消費電力化を達成しようとするものである。 - 特許庁

The method comprises (202) forming a pattern of clustered selective growth regions on a wafer for manufacturing an LSI, (203) analyzing optical constant data of the entire pattern, to obtain the thickness and the composition of a selectively grown layer and (206) feeding back the result to the next batch and thereafter, thereby controlling the process.例文帳に追加

ＬＳＩを製造するウエハ上に選択成長領域が密集したパターンを形成し（２０２）、そのパターン全体の光学定数データを解析することで選択成長層の膜厚や組成を求め（２０３）、その結果を次バッチ以降にフィードバックする（２０６）ことで、プロセス管理を行う。 - 特許庁

To provide a photosensitive silicone-containing resin composition suitable for a buffer coat material of an LSI chip and a rewiring layer, excellent in planarizing ability, low stress property and low-temperature curability, and improved in tackiness of the material before exposure, and a photosensitive resin insulating film and a cured film using the same.例文帳に追加

ＬＳＩチップのバッファコート材料や再配線層として好適な、平坦化能、低応力性、低温キュア性に優れると同時に、露光する前の材料のタック性が改善された感光性シリコーンを含む樹脂組成物並びにそれを用いた感光性樹脂絶縁膜、キュア膜を提供する。 - 特許庁

To solve the problem that, in the case a circuit becomes large-scaled, the delay quantity of a clock buffer tends to increase, which causes the change point of output data to approach the rising of the clock of LSI 1 when the delay quantity of the clock buffer approaches one cycle, and causes occurrence of latch miss, resulting in impossibility of correct receiption of data.例文帳に追加

回路規模が大きくなると、クロックバッファの遅延量は大きくなる傾向にあり、そのため、クロックバッファの遅延量が１サイクルに近づくと、出力データの変化点とLSI1のクロックの立ち上がりが近づき、ラッチミスを起こしてしまい、データを正しく受け取れなくなってしまう。 - 特許庁

To enable a display device to cope with two kind of displays such as full-color moving picture display and still picture display (a digital display mode) small in the number of gray levels and also to drastically reduce the power consumption of the whole display system including an external LSI installed outside the display device.例文帳に追加

１つの表示装置でフルカラーの動画像表示と階調数の少ない静止画像表示（デジタル表示モード）という２種類の表示に対応することを可能にすると共に、表示装置に外付けされた外部ＬＳＩを含めた表示システム全体の大幅な低消費電力を図る。 - 特許庁

To provide a design support method for a printed circuit board part arrangement and a design device for the printed circuit board part arrangement which make it possible to support and examine an arrangement device for major parts such as an LSI and the like in order to suppress unnecessary electromagnetic radiation and heat generation exceeding a designated level.例文帳に追加

不要電磁放射および一定以上に熱の発生を抑制するためのＬＳＩ等の主要部品の配置設計の支援、検討を行うことを可能にするプリント回路基板部品配置設計支援方法およびプリント回路基板部品配置設計装置を提供すること。 - 特許庁

The mobile information terminal includes a user interface having functions of a plurality of simultaneous decoding (multi-decoding) and a plurality of simultaneous encoding, and simultaneous decoding and encoding using moving picture processing LSI 101, displaying a plurality of moving pictures on a display apparatus (display section) 102, whereby a user intuitionally and individually edits respective pictures at the same time.例文帳に追加

動画処理ＬＳＩ１０１により複数同時デコード（マルチデコード）や複数同時エンコード、同時デコード・エンコードの機能を持ち、複数の動画像をディスプレイ（表示部）１０２に表示し、それぞれの画像を個別・同時に操作しながら直感的に編集するユーザーインターフェイスを提供する。 - 特許庁

To provide a differential linear amplifier circuit capable of reducing the cost of an LSI while keeping required characteristics by preventing the change of a DC component at an input stage in the circuit from affecting the next stage even when the DC component is changed and adopting a circuit configuration using only an NPN or a PNP bipolar transistors.例文帳に追加

差動リニアアンプ回路の入力段の直流成分が変化しても、次段に影響を与えないようにして、且つ、ＮＰＮまたはＰＮＰ型バイポーラトランジスタだけを使用した回路構成とすることで、必要な特性を維持し、ＬＳＩのコストダウンが可能な差動リニアアンプ回路を提供する。 - 特許庁

To provide a means by which wiring channel regions relating to signal distribution, quantity of buffers, FF, or the like, and the number of LSI pins can be reduced, and mounting to a chip can be facilitated, in a built-in type self test circuit (BIST) for testing a CAM-macro.例文帳に追加

ＣＡＭマクロをテストするための組み込み型自己テスト回路（ＢＩＳＴ）回路において、信号分配にかかわる配線チャネル領域、バッファ、ＦＦなどの物量およびＬＳＩピン数の削減を可能とし、チップへの実装を容易化する手段を提供するものである。 - 特許庁

This memory control circuit 1 having an LSI configuration receives a RAM access request signal 100, which is a signal independent of the type of a RAM element, from a superordinate control part such as a CPU and transmits a RAM control signal data group 200 to a subordinate LAM element 10 to control it.例文帳に追加

ＬＳＩ構成のメモリ制御回路１は、ＣＰＵなどの上位の制御部(図示なし)から、ＲＡＭ素子の種別によらない信号であるＲＡＭアクセス要求信号１００を受けて配下のＲＡＭ素子１０に対してＲＡＭ制御信号・データ群２００を送信してこれを制御する。 - 特許庁

The LSI package 21 is flip-chip-connected to a print substrate 24, on which pads 22, ..., 22 to input/output a signal are located on predetermined positions and pads 23, ..., 23 to input/output are located on the positions corresponding to the pads 22, ..., 22, via bumps 25, ..., 25.例文帳に追加

ＬＳＩパッケージ２１は、信号を入出力するためのパッド２２，…，２２が所定の位置に設けられ、信号を入出力するためのパッド２３，…，２３が同パッド２２，…，２２に対応する位置に設けられているプリント基板２４に対して、バンプ２５，…，２５を介してフリップチップ接続されている。 - 特許庁

To provide a circuit structure which can improve an efficiency of a DC-DC converter by reducing the conduction loss (on loss) of a synchronous rectification switch, in the DC-DC converter for supplying electric power to electronic circuits requiring a low operation voltage in particular for an LSI such as a micro-processor or the like.例文帳に追加

マイクロプロセッサ等ＬＳＩの特に低い動作電圧を必要とする電子回路に電力を供給するためのＤＣ−ＤＣコンバータにおいて、同期整流スイッチの導通損失（オン損失）を低減し、ＤＣ−ＤＣコンバータの効率向上が図れる回路構成を提供する。 - 特許庁

To provide a power saving control system capable of reducing power consumption in the low power consumption mode of electronic equipment to be shifted in a stand-by status, and detecting a restoration event to a normal operation mode in an electronic apparatus using an LSI with a plurality of CPU cores built-in.例文帳に追加

複数のＣＰＵコアを内蔵するＬＳＩを使用する電子機器において、待機時に遷移する電子機器の低消費電力モードでの消費電力低減と通常動作モードへの復帰イベント検出処理を両立することができる省電力制御システムを提供すること。 - 特許庁

The LSI 50 includes mechanism control units 66-68 for controlling a printer mechanism 39, IF units 61-63, a unit 56 for monitoring printing processing, and a power interception unit 77.1 for intercepting power supply to the mechanism control units 66-68 by ending the printing processing.例文帳に追加

ＬＳＩ５０は、プリンタメカ３９の制御を行うメカ制御ユニット６６〜６８と、ＩＦユニット６１〜６３と、印刷処理を監視するユニット５６と、印刷処理の終了によりメカ制御ユニット６６〜６８への電力供給を遮断する電力遮断ユニット７７．１とを含む。 - 特許庁

After all the data outputted by the LSI 104 correspondently to the data 124 is taken in and held by the memory 6, a test control means 106 controls the memory 6 and an expected-value memory 4 so that the memories 4, 6 successively output their held data to a comparison circuit 112.例文帳に追加

そして試験制御手段１０６はテストパターンデータ１２４にそれぞれ対応してＬＳＩ１０４が出力するデータを結果メモリー６がすべて取り込んで保持した後、結果メモリー６および期待値メモリー４を制御して各メモリーが保持するデータを順次、比較回路１１２に出力させる。 - 特許庁

In a three-dimensional semiconductor chip 1, integrated by three-dimensionally laminating thin film-like LSI chips 10 and 20, grooves 17 and 27 leading to the outside of the chip 1 are formed on the substrates of the chips 10 and 20, and heat dissipating materials 18 and 28 are embedded in the grooves 17 an 27.例文帳に追加

薄膜状のＬＳＩチップ１０、２０を３次元的に貼り合わせて集積した３次元半導体チップ１において、ＬＳＩチップ１０、２０の基板に、３次元半導体チップ１の外に通じる溝１７、２７を形成し、その溝１７、２７に放熱用材料１８、２８を埋め込む。 - 特許庁