「LSi」に関連した英語例文の一覧と使い方(68ページ目) - Weblio英語例文検索

A text pattern generating device 11 acquires a test pattern with pattern length based on an index value by automatic test pattern generation (ATPG) based on a net list 21 of an LSI, and extracts only a part related with a circuit function operation, and outputs it as a test pattern 18 for power analysis.例文帳に追加

ＬＳＩのネットリスト２１をもとに、テストパターン生成装置１１は、自動テストパターン生成（ＡＴＰＧ）により指標値に基づくパターン長のテストパターンを得、そのうち回路機能動作に関する部分のみを抽出して電力解析用テストパターン１８として出力する。 - 特許庁

To provide an arithmetic unit, on which power consumption can be reduced more than an amount of reduction in proportion to an operation frequency, when the operation frequency is switched from high to low in an LSI which aims at saving power consumption by switching the operating frequency.例文帳に追加

動作周波数を切り替えて省電力化を図るＬＳＩにおいて、高い動作周波数から低い動作周波数に切り替えたときは、動作周波数に比例した消費電力の減少以上に消費電力を減少することができる演算装置を提供する。 - 特許庁

A non-volatile memory 4 is provided with a range for housing a plurality of hardware logics of the system LSI, and a new hardware logic is downloaded through a general bus 8 and housed in the oldest hardware logic housing range in a condition that the last hardware logic is left.例文帳に追加

不揮発性メモリ４に、システムＬＳＩの複数のハードウェア論理を格納する領域を備え、新たなハードウェア論理を汎用バス８等を介してダウンロードして取り込み、直前のハードウエア論理を残した状態で新たなハードウエア論理を最も古いハードウエア論理の格納領域に格納する。 - 特許庁

Particularly, in order to allow this connection topology even when a plurality of identical LSIs are laminated, a rewritable storage element for designating whether each through electrode port is used for transmission or reception and for designating allocation of an address of each through electrode port is mounted on each LSI to be laminated.例文帳に追加

特に、同一ＬＳＩを複数積層する場合にもこの接続トポロジを可能にするために、積層される各ＬＳＩに、各貫通電極ポートを送信用とするか受信用とするかの指定と、各貫通電極ポートのアドレス割り振りを指定するための書き換え可能な記憶素子を搭載する。 - 特許庁

A control LSI 30 performs luminance division display by performing time division of one frame period of an input image signal into a plurality of subframe periods and outputting them on a display panel by a first gradation conversion circuit 34 and a second gradation conversion circuit 35 in a first display mode.例文帳に追加

コントロールＬＳＩ３０は、第１の表示モードでは１階調変換回路３４および第２階調変換回路３５により、入力画像信号の１フレーム期間を複数のサブフレーム期間に時分割して表示パネルに出力することにより、輝度分割表示を行う。 - 特許庁

The CAD data figure 12' is collated with the measuring route, only the signal regarding the part of the bumps is extracted from the detection signal obtained by controlling the laser probe according to the measuring route, and the flatness of the LSI package is obtained on the basis of the extraction result.例文帳に追加

また、ＣＡＤデータ図形１２´と測定ルートとを照合し、レーザプローブがこの測定ルートに従って制御されることにより得られる検出信号から、このバンプの部分に関わる信号のみを抽出し、この抽出結果に基づいてＬＳＩパッケージの平面度を求める。 - 特許庁

A dispensing control section 17 provided in an LSI 799 transmits information on a game state received from a main control board 16, and information on requests for adding or subtracting the number of game balls, which is received from a card unit 3, to a performance control board 53 for display.例文帳に追加

ＬＳＩ７９９に設けられた払出制御部１７が、主制御基板１６から受信した遊技状態に関する情報と、カードユニット３から受信した遊技玉数の加算要求や減算要求の情報を表示器用演出制御基板５３へ送信する。 - 特許庁

When a display failure such as line defect is found during a turn-on inspection after a driver LSI 3 is installed, YAG laser is illuminated from the substrate back surface side to a cross section 12 of the wiring 4 and the wiring 5 where a failure is generated so as to connect the wiring 4 and the wiring 5.例文帳に追加

ドライバーＬＳＩ３搭載後の点灯検査にて線欠陥等の表示不良が発生した場合、不良発生箇所のソース配線４とクロス配線５との交差部１２に基板裏面側からＹＡＧレーザーを照射しソース配線４とクロス配線５を接続させる。 - 特許庁

An optimum clock among a plurality of clocks obtained by delaying the reference clock CLK with various amounts of delay different from one another is supplied to the F/F group 1 just after an input pin in accordance with the amount of delay to the reference clock CLK of the clock EXP-CLK inputted from the LSI of the preceding stage.例文帳に追加

前段のＬＳＩから入力されたクロックＥＸＰ−ＣＬＫの基準クロックＣＬＫに対する遅延量に応じて、基準クロックＣＬＫを互いに異なる遅延量で遅延させた複数のクロックのうち最適なクロックが入力ピン直後のＦ／Ｆ群１に供給される。 - 特許庁

To verify whether or not the behavior of a data processing system complies with a requested specification by expressing the function of the data processing system on a computer based on a calculation model, and providing the calculation model of the level of abstraction, that is a UT level, with a time concept in the case of developing the data processing system such as an LSI.例文帳に追加

たとえば、ＬＳＩなどのデータ処理システムの開発において、データ処理システムの機能を計算モデルによってコンピュータ上で表現し、その振る舞いが要求仕様にあっているか否かを、ＵＴレベルという抽象度の計算モデルに時間概念を持たせて、検証する。 - 特許庁

A plurality of delay generating units 12 constituted of a CMOS circuit LSI are driven by means of reference clocks REFCK with mutually different phases, and current flowing through a power source is let flow at different timing, so that a current having a large sudden peak value is prevented from flowing through a power source line.例文帳に追加

ＣＭＯＳ回路のＬＳＩで構成された複数の遅延発生部１２を互いに異なる位相の基準クロックＲＥＦＣＫで駆動し、電源に流れる電流を異なるタイミングで流れるように構成し、電源ラインに突頭値が大きい電流が流れないようにした。 - 特許庁

The portable communication device simultaneously includes a memory 11 used exclusively for the liquid crystal display element for memorizing the image data to be displayed on an LCD panel 14 and a memory 15 used exclusively for the television display LSI for memorizing the image data to be displayed on a television screen 23 of a size different in display size from the LCD panel 14.例文帳に追加

ＬＣＤパネル１４に表示させる画像データを記憶する液晶表示部専用メモリ１１とＬＣＤパネル１４とは表示サイズの異なるテレビ画面２３に表示させる画像データを記憶するテレビ表示ＬＳＩ専用メモリ１５とを同時に具備する。 - 特許庁

The circuit device 50 comprises a multilayer substrate 20a consisting of insulation layers 3, 5 and conductive layers 2, 4, 6, circuit elements (an LSI chip 8a, a chip resistor 8b) provided on the upper surface side of the multilayer substrate 20a, and a heat storage portion 20b provided on the lower surface side of the multilayer substrate 20a.例文帳に追加

回路装置５０は、絶縁層３，５と導電層２，４，６からなる多層配線基板２０ａと、多層配線基板２０ａの上面側に設けられた回路素子（ＬＳＩチップ８ａ，チップ抵抗８ｂ）と、多層配線基板２０ａの下面側に設けられた蓄熱部２０ｂとによって構成される。 - 特許庁

To provide a terminal resistance circuit capable of stabilizing the level of an input-output terminal at the input mode time, even when the input/output terminal unconnected to a testing terminal of an LSI tester exists, and reducing the through-current at the output mode time.例文帳に追加

ＬＳＩテスターのテスト用端子に接続されていない入出力端子が存在する場合であっても、入力モード時における、その入出力端子のレベルが安定し、出力モード時の貫通電流を低減させることができる終端抵抗回路を提供する。 - 特許庁

The interconnect 24 for heating is heated with the laser light to control a temperature distribution without lowering a temperature nearby the short side of the LSI chip 40 which is apt to be at a lower temperature, so that the ACF 81 is heated to suitable temperature (typically uniformly).例文帳に追加

この加熱用配線２４がレーザ光で加熱されることにより、温度が低くなりやすいＬＳＩチップ４０の短辺近傍の温度が低下せずに温度分布が調節され、結果としてＡＣＦ８１を適切な温度に（典型的には均一に）加熱することができる。 - 特許庁

In this positioning mechanism of the LSI tester equipped with a test head, a template, a DIF board, the DUTIF unit, and a cover arranged in the state covering the DUTIF unit, a rough guide pin is provided on the DUTIF unit, and a positioning part to be engaged with the rough guide pin is provided on the template.例文帳に追加

テストヘッドと、テンプレートと、ＤＩＦボードと、ＤＵＴＩＦユニットと、このＤＵＴＩＦユニットを覆って配置されたカバーを具備するＬＳＩテスタの位置決め機構において、ＤＵＴＩＦユニットにラフガイドピンを設けるとともにテンプレートにラフガイドピンと係合する位置決め部を設けた。 - 特許庁

A bidirectional repeater circuit 100 is automatically inserted to a long path 1 for preventing signal delay or deterioration to occur when automatically laying out the elements or wiring between the elements of an LSI and has a first node 101 on one terminal side and a second node 102 on the other terminal side.例文帳に追加

双方向リピータ回路１００は、ＬＳＩチップの素子配置や素子間の配線を自動的にレイアウトする際に生じるロングパス１に信号遅延または劣化の防止のために自動挿入され、一端側の第１ノード１０１と他端側の第２ノード１０２を有する。 - 特許庁

In the cell library to be used for cell-base LSI design and the analysis device using the same, the cell library has terminal capacity data 12 describing an identifier 13 for identifying the analysis purpose and a terminal capacity value 14 corresponding to the identifier 13.例文帳に追加

本発明のセルライブラリおよびそれを用いた解析装置は、セルベースのＬＳＩ設計に用いられるセルライブラリであって、解析目的を識別するための識別子１３および識別子１３に対応する端子容量値１４が記載された端子容量データ１２を有する。 - 特許庁

The content decryption LSI 112 calculates an encryption key by using the information turned out to be shared between itself and the key deriving utility 111 similarly based on the mutual authentication, and releases the encrypted key information set read from the non-volatile memory 113 with the calculated encryption key.例文帳に追加

一方、コンテンツ復号ＬＳＩ１１２は、同じく相互認証によって鍵導出ユーティリティ１１１とともに保有することとなった情報を用いて暗号鍵を計算し、揮発性メモリ１１３から読み出した鍵情報セットの暗号化を当該計算した暗号鍵で解除する。 - 特許庁

The LSI chip connected to the multilayer wire is wired on the upper surface of sealed resin, and the wire is connected to a terminal wire connected to the multilayer wire on the front surface of the package substrate and a front surface bump electrode for external connection which is formed on the upper surface of resin.例文帳に追加

この多層配線と接続したＬＳＩチップを封止した樹脂の上面に配線し、かつ、この配線を、パッケージ基板のおもて面において多層配線に接続された端子用配線、及び樹脂上面の外部接続用のおもて面バンプ電極と接続する。 - 特許庁

In the ESD-testing device, a plurality of pogo pins are arranged into a matrix form, and an ESD test based on CDM is performed to LSI terminals connected to the selected pogo pins by a plurality of switches provided corresponding to the pogo pins.例文帳に追加

本発明のＥＳＤ試験装置は、複数個のポゴピンをマトリックス状に配置し、前記ポゴピンに対応させて設けられた複数のスイッチにより選択されたポゴピンに接続するＬＳＩの端子に対してＣＤＭに基づくＥＳＤ試験を行うことを特徴としている。 - 特許庁

In a connection wiring layer in an LSI, a conductive dummy pattern continuous in a direction perpendicular to adjacent wiring patterns extended in one direction is inserted between the adjacent wiring patterns spaced by a first distance from the adjacent wiring patterns.例文帳に追加

本発明は，ＬＳＩにおける接続配線層において，一方向に延びる配線パターンであって隣接する配線パターン間に，当該隣接配線パターンに垂直な方向に連続する導電性ダミーパターンを，当該隣接する配線パターンから第１の距離を隔てて挿入することを特徴とする。 - 特許庁

To remove only a metallic thin film as a black defect of a photomask used for pattering LSI, a liquid crystal or the like with laser light without leaving metallic residue on the photomask and to enhance the transmittance of a substrate forming the photomask.例文帳に追加

ＬＳＩ及び液晶等のパターンニングに使用するフォトマスクの黒欠陥をレーザ光線により、フォトマスク上に金属の残渣を残すことなく金属薄膜だけを除去し、フォトマスクを形成する基板の透過率を高くすることができるフォトマスク修正方法及びフォトマスク修正装置を提供する。 - 特許庁

An LSI function mentioning level circuit 103 includes an RAM-BIST control circuit 101 and an RAM macro 105 for checking area verification, and the RAM macro 105 for checking area verification includes the RAM macro 102 and the RAM checking area verifying circuit 104.例文帳に追加

ＬＳＩ機能記述レベル回路１０３はＲＡＭ−ＢＩＳＴ制御回路１０１と検査領域検証用ＲＡＭマクロ１０５とを含み、検査領域検証用ＲＡＭマクロ１０５はＲＡＭマクロ１０２とＲＡＭ検査領域検証回路１０４を含むように構成する。 - 特許庁

To provide a circuit method that realizes high-speed encoding and decoding processing by means of large scale circuit integration with respect to proposals of a higher dimensional torus knot code that can correct errors at a deteriorated error rate of 10-2 to 10-1 whose realization having conventionally been difficult.例文帳に追加

従来実現が困難であった、10^-2〜10^-1の劣悪な誤り率において、誤りの訂正を可能とする高次元トーラス結び目符号を提案してきているが、本発明はLSI化により、高速に符号化処理、復号化処理を実現する回路方式を提供することにある。 - 特許庁

Only a first level shift circuit LSI out of two kinds of level shift circuits is arranged at a local word drive line driving circuit LWD being near from a memory cell array MCA, a second level shift circuit LS2 is arranged at a global word drive line driving circuit GWD being far from the memory cell array MCA.例文帳に追加

メモリセルアレイＭＣＡから近い、ローカルワードドライブ線駆動回路ＬＷＤには、二種類のレベルシフト回路のうちの第１のレベルシフト回路ＬＳ１のみを配置し、第２のレベルシフト回路ＬＳ２をメモリセルアレイＭＣＡから離れたグローバルワードドライブ線駆動回路ＧＷＤに配置している。 - 特許庁

In addition, the specification file information of respective test items for the test program is extracted, and a test sequence is considered so as to minimize the amount of specification change of an LSI inspection apparatus, whereby the programming description enabling the shortest test period to be realized can be accurately and rapidly considered.例文帳に追加

さらに、テストプログラムの各テスト項目毎のスペックファイル情報を抽出して、ＬＳＩ検査装置のスペック変更量が最小となるテスト順番を検討することにより、テスト時間を最短にするプログラミング記述の検討を正確かつ迅速に行うことができる。 - 特許庁

To provide a circuit configuration and an inspection method thereof in which a digital circuit is packaged in a wafer-state system LSI, a fault in a digital circuit part to most become a critical path therein is easily verified, an inspection time is shortened and further, a die size is reduced.例文帳に追加

ウエハ状態でのシステムＬＳＩにおいて、デジタル回路を搭載し、その中でも最もクリティカルパスとなるデジタル回路部の故障検証を容易に実施し、かつ検査時間の短縮化を図り、加えてダイサイズの縮小化を可能にする回路構成とその検査方法を提供すること。 - 特許庁

Then, when a data signal from the data terminal equipment 6 is received by the driver device 5, a signal power to be applied between the TXD and DTR of the RS-232C terminal 51 is used as a power for operating a photo-transistor 18 and an LSI 20 for a receiving circuit.例文帳に追加

次に、データ端末装置６からのデータ信号をドライバー装置５が受信する際、フォトトランジスター１８と受信回路用ＬＳＩ２０との作動の電力として、前記ＲＳ−２３２Ｃ端子５１のＴＸＤとＤＴＲとの間に印加される信号電力を用いる。 - 特許庁

To provide an apparatus and a method of image processing and an electronic camera which can attain cost reduction by attaining reduction of circuit scale of an LSI etc. compared with a conventional apparatus, without using a dedicated conversion circuit for format conversion from a moving picture coding system to a still picture coding system.例文帳に追加

動画像符号化方式から静止画像符号化方式へのフォーマット変換を専用の変換回路を使用することなく、従来装置と比べてＬＳＩ等の回路の小規模化を実現して、コストの削減を図ることができる画像処理装置及び方法並びに電子カメラを提供する。 - 特許庁

The CPU of the display control board determines the period for replaying moving images by video replay according to the number of times of execution of the special symbol game in which the successive advance notices are executed by feeding a display control command corresponding to the setting based on the video display control process table to a GCL (a graphic control LSI).例文帳に追加

表示制御基板のＣＰＵは、動画像表示制御プロセステーブルでの設定に応じた表示制御指令をＧＣＬに対して送出することにより、連続予告が実行される特図ゲームの実行回数に応じて、動画再生による動画像の再生期間を決定する。 - 特許庁

To provide a capacitor sheet and an electronic circuit board wherein a noise of an LSI, etc. is removed in the electronic circuit board of a general electronic instrument including a communication apparatus, whereas, even if a speed of an electronic device is increased and a density of the electronic circuit board is increased, a noise can certainly be removed.例文帳に追加

本発明は通信機器をはじめ一般電子機器の電子回路基板におけるＬＳＩ等のノイズを除去するコンデンサシート及び電子回路基板に関し、電子装置の高速化及び電子回路基板の高密度化がされても、確実にノイズ除去を行うこと課題とする。 - 特許庁

Consequently, the system program in the flash memory 7 is rewritten by the system program in the card device 20 without switching the storage devices by external terminals of the facsimile control LSI 2, the external terminals are reduced and the system program is properly rewritten at a low cost.例文帳に追加

したがって、ファクシミリ制御ＬＳＩ２の外部端子によって記憶デバイスの切り替えを行うことなく、カードデバイス２０のシステムプログラムでフラッシュメモリ７のシステムプログラムを書き替えることができ、外部端子を削減して、安価にかつ適切にシステムプログラムを書き替えることができる。 - 特許庁

To realize an interposer with a built-in capacitor capable of realizing a low inductance and a large capacity valid for reducing the power source noise of a high performance LSI whose operation frequencies are high, and realizing low cost performance and high reliably, and a method for manufacturing the interposer.例文帳に追加

キャパシタ内蔵インターポーザ及びその製造方法に関し、動作周波数が高い高性能ＬＳＩの電源ノイズを低減させるのに有効な低インダクタンス且つ大容量であって、しかも、低コストで信頼性が高いキャパシタを内蔵したインターポーザを実現しようとする。 - 特許庁

A probe 21 for connecting to a pad on the back of the mother board 10, and a space 22 and a discharge tube 23 for vacuum-adsorbing the mother board 10 are provided on a tester head 20 for loading the mother board 10 and connected the LSI 1 to a testing device body.例文帳に追加

一方、マザーボード１０を搭載してＬＳＩ１と試験装置本体を接続するテスタヘッド２０には、このマザーボード１０裏面のパッドに接続するためのプローブ２１と、このマザーボード１０を真空吸着するための空間２２及び排気管２３が設けられている。 - 特許庁

Conductive layers 12, 13 on a double-sided printed wiring board 10 are set for a thickness of 18 μm, an electronic circuit (LSI) 40 is mounted on this wiring board 10 and grounded to one point at the same position on the front and back sides.例文帳に追加

両面印刷配線基板１０の導電層１２，１３の厚さを１８μｍに設定し、この両面印刷配線基板１０上に電子回路（ＬＳＩ）４０を実装するとともに、表及び裏とも同一の位置で表裏一点接地するように構成したものである。 - 特許庁

Then, the key deriving utility 111 calculates an encryption key using information turned out to be shared between itself and the content decryption LSI 112 based on the mutual authentication, and encrypts the acquired key information set with the calculated encryption key and stores the encrypted information set into a non-volatile memory 113.例文帳に追加

そして、鍵導出ユーティリティ１１１は、この相互認証によってコンテンツ復号ＬＳＩ１１２とともに保有することとなった情報を用いて暗号鍵を計算し、取得した鍵情報セットを当該計算した暗号鍵で暗号化して揮発性メモリ１１３に格納する。 - 特許庁

To provide a diagnostic device of an integrated circuit which simply imports to a MISR, results of such a low-speed logic part that a logic is not determined within 1 clock, when a failure detection test of an LSI is carried out at actual operating frequencies by using the MISR, and can detect a failure in the low-speed logic part.例文帳に追加

ＭＩＳＲを用いてＬＳＩの故障検出試験を実動作周波数で行う際に、１クロック以内で論理が決まらないような低速のロジック部の結果もＭＩＳＲに簡単に取込み、低速ロジック部の故障検出が可能な集積回路の故障診断装置を提供する。 - 特許庁

In a case where such an LSI is manufactured, defection analysis is carried out to create an FBM(fail bit map), if a plurality of continuous memory cells in the first row or column are defective, then it is judged that the contact plug 14 connecting the first and second wiring lines 12 and 13 is broken.例文帳に追加

このようなＬＳＩを製造し、不良解析を行ってＦＢＭを作成した場合、１ロウ又は１カラム内の連続する複数のメモリセルが不良であるときは、第１配線１２を第２配線１３に接続するコンタクトプラグ１４が断線していると判断する。 - 特許庁

To provide a technique to prevent the period of time required for making a design from becoming lengthened by an inspection that needs to be made backtracking in the final stage by causing a dummy pattern of high precision to occur and making an inspection of a coverage factor, at a stage prior to the layout pattern design of an LSI chip as a whole is determined.例文帳に追加

ＬＳＩチップ全体のレイアウトパターン設計が決定される前の段階で精度の高いダミーパターンの発生と被覆率の検証を行い、最終段階での検証による後戻りによって設計期間が長期化するのを防ぐための手法を提供する。 - 特許庁

To remove complication by reducing the kinds of application software and LSI chips for a communication network incorporated with those software since a plurality of terminal equipment whose functions are different are used, and various operation patterns are required for an electric controller for driving them in an air conditioning system.例文帳に追加

空気調和システムにおいては、機能の異なる端末装置が多数使用され、それらを駆動する電動操作機にも種々の動作パターンが要求され、アプリケーションソフト及びそれを内蔵した通信ネットワーク用ＬＳＩチップの種類を少なくして、煩雑さを排除するか課題が残る。 - 特許庁

When an adjusting timing detection circuit 603 detects that the value of a timer counter 601 reaches a designated value, or when an adjustment detecting circuit 604 detects the receipt of an adjust signal from an adjacent crossbar LSI, a ling adjustment directive signal is output.例文帳に追加

タイマーカウンタ６０１の値が所定の値になったことを調整タイミング検出回路６０３が検出した場合あるいは隣接クロスバＬＳＩから調整信号を受信したことをアジャスト検出回路６０４が検出した場合に、リンク調整指示信号を出力する。 - 特許庁

To shorten a time for forming an insulation resin layer and eliminate the irregurality of the surface thereof in an electronic circuit device in which an LSI chip is mounted in a state where it is packaged on a circuit board by the insulation resin layer and a chip part is mounted onto the surface of the insulation resin layer.例文帳に追加

回路基板上に絶縁樹脂層によって封止された状態でＬＳＩチップを実装し、さらに絶縁樹脂層の表面にチップ部品を実装するようにした電子回路装置において、とくに絶縁樹脂層の形成のための工程時間を短縮するとともに、絶縁樹脂層の表面の凹凸をなくす。 - 特許庁

A P-test enable terminal 515 is provided, the terminal is brought into a low level to bring a VCL-MIN test mode, and the internal power source voltage VCL of a desired level is supplied to internal logic circuits 501-504 from an LSI tester via a VCL power source terminal 512, in the test mode.例文帳に追加

Ｐ検イネーブル端子（５１５）を設け、この端子をローレベルにすることでＶＣＬ−ＭＩＮ試験モードにすることができ、この試験モードにおいて、ＬＳＩテスタからＶＣＬ電源端子（５１２）を介して所望レベルの内部電源電圧（ＶＣＬ）を内部論理回路（５０１〜５０４）に供給することができる。 - 特許庁

To provide a semiconductor test circuit for remarkably reducing an amount of a scanning test pattern and shortening a full scanning test time by modifying the constitution of an inside scanning chain at any time without increasing a test terminal and remarkably shortening a once-scanning shift action period in an LSI full scanning design, and to provide its test method.例文帳に追加

ＬＳＩのフルスキャン設計において、テスト端子を増加させずに、内部スキャンチェーンの構成を随時変更し、１回のスキャンシフト動作期間の大幅な短縮を行うことで、スキャンテストパターン量の大幅な削減とフルスキャンテスト時間の短縮を可能とする半導体テスト回路及びそのテスト方法を提供する。 - 特許庁