「LSi」に関連した英語例文の一覧と使い方(64ページ目) - Weblio英語例文検索

To manufacture a varicap which reduces a parasitic resistance between a cathode and an anode, suppresses the increase of the two-dimensional area of a device to the minimum limit, also suppresses an additional process in an LSI process to the minimum limit, and has a high accuracy and little variation.例文帳に追加

カソード−アノード間の寄生抵抗を低減し、デバイスの２次元的な面積の増大を最小限に抑え、ＬＳＩ工程における追加工程を最小限に抑えることができ、ばらつきの少ない高精度なバリキャップを製造する。 - 特許庁

To easily, speedily and accurately repair a defect (wire breaking, detect in conduction, etc.), generated on a microcircuit pattern such as an address electrode pattern of a flat panel display (plasma display panel, liquid crystal display, etc.), and an LSI circuit pattern on a silicon wafer.例文帳に追加

フラットディスプレイパネル（プラズマディスプレイパネル、液晶ディスプレイ等）のアドレス電極パターンやシリコンウェハ上のＬＳＩ回路パターン等の微細回路パターン上に生じた欠陥（断線、導通不良等）を、簡単、迅速かつ正確に修復することができる。 - 特許庁

The sound reproduction LSI 42 reads a necessary operation parameter from a sound memory 43 based on the sound quality command, determines the sound quality of the sound signal to output subsequently, and then determines the sound volume of a sound effect based on the sound volume command.例文帳に追加

音声再生ＬＳＩ４２は、音質指令に基づいて、音声メモリ４３から必要な動作パラメータを読み出し、それ以後に出力される音声信号の音質を決定し、音量指令に基づいて、その後の音声演出の音量を決定する。 - 特許庁

On the other hand, a DC-DC converter control IC 115 and an external LSI 123 that are arranged on the wiring board 131 and are other circuits for mainly processing signals are connected with a general ground layer 119 as a layer different from the power system ground layer 104.例文帳に追加

これに対して配線基板１３１に配置された主に信号処理用の他の回路であるＤＣ—ＤＣコンバータコントロールＩＣ１１５や外部ＬＳＩ１２３はパワー系グランド層１０４とは異なる層としての一般グランド層１１９に接続されている。 - 特許庁

Inside the LSI chip, a macro function block 1-1 is provided for transmitting/receiving an address signal and a write/read data signal with the side of a CPU through a serial interface and the macro function block 1-1, and respective register blocks 1-21 to 1-2n are connected by a serial interface 1-3.例文帳に追加

ＬＳＩチップ内に、ＣＰＵ側とシリアルインターフェースでアドレス信号及びライト／リードデータ信号を送受するマクロ機能ブロック１−１を備え、マクロ機能ブロック１−１と各レジスタブロック１−２_1 …１−２_n とを、シリアルインターフェース１−３により接続する。 - 特許庁

The substrate module is provided with a display interconnect 23 and an FPC interconnect 73, on the glass substrate 20, and also provided with an interconnect 24 for heating a solid pattern which is not connected to others nearby a short side of an LSI chip 40 where a bump electrode 40a is not provided.例文帳に追加

ガラス基板２０上に表示用配線２３およびＦＰＣ用配線７３を設けるほか、ＬＳＩチップ４０のバンプ電極４０ａが設けられていないその短辺近傍に、電気的に他と接続されていないベタパターンの加熱用配線２４を設ける。 - 特許庁

To provide a sintered body for pad conditioning which can obtain a polishing tool for conditioning a CMP polishing pad which polishes the surface of a semiconductor material for LSI etc. of an ultra high-density wiring rule of 0.35 μm rule or lower, and its manufacturing method.例文帳に追加

０．３５μｍルール以下の調高精細配線ルールのＬＳＩ等用の半導体材料表面を研磨するＣＭＰ研磨パッドをコンディショニングするための研磨工具を実現できる、パッドコンディショニング用焼結体およびその製造方法を提供する。 - 特許庁

Two bumps 40 for inspection are projected from the lower surface of the LSI 20, inspection terminals 34 are formed on array substrates 14 corresponding to the bumps 40 for inspection, respectively and an the two bumps 42 for inspection are connected by inspection wiring 44.例文帳に追加

ＬＳＩ２０の下面から２個の検査用バンプ４０が突出し、検査用バンプ４０に対応するアレイ基板１４上に検査端子３４がそれぞれ形成され、前記２個の検査用バンプ４２の間が検査配線４４によって接続されているものである。 - 特許庁

After converting RGB data into YCbCr data by a format conversion part 33, one-dimensional compression processing is applied to the converted data by a one-dimensional compression part 34 and the one-dimensionally compressed image data after compression is outputted to a base band LSI 22.例文帳に追加

フォーマット変換部３３にてＲＧＢデータをＹＣｂＣｒデータに変換した後、その変換したデータに対して、一次元圧縮部３４にて一次元圧縮処理を行い、その圧縮後の一次元圧縮画像データをベースバンドＬＳＩ２２へ出力する。 - 特許庁

This system LSI 30 is connected with a first external memory 32 being a bus slave connected to a low speed bus 40 via an external bus controller 70, and a second external memory 34 being the other bus slave connected to a high speed bus 42 via an external memory controller 70.例文帳に追加

システムＬＳＩ３０には、低速バス４０に外部バスコントローラ７０を介して接続されたバススレーブである第１の外部メモリ３２と、高速バス４２に外部メモリコントローラ７０を介して接続された他のバススレーブである第２の外部メモリ３４とが接続される。 - 特許庁

Since a reset signal is outputted from the LSI 104 receiving the reset instruction to a device to be reset, a cassette port or the like essential for a conventional card can be reduced from the card and the simplified reset circuit can be provided.例文帳に追加

リセット命令を受けた通信制御用ＬＳＩ１０４からリセット対象のデバイスへリセット信号を出力することにより、従来カード上に不可欠であったリセットポート等をカード上から削減でき、簡略化されたリセット回路を提供することができる。 - 特許庁

To provide an amplifier used for configuring an equalizer or the like required for a signal transmission system wherein a long distance cable interconnects LSI chips that has a broadband characteristic and can obtain a stable gain even when a common voltage of an input signal is changed.例文帳に追加

ＬＳＩチップ間を長距離ケーブルで結んだ信号伝送システムに必要とされる等価器等を構成する場合に用いる増幅器に関し、広帯域特性を有し、かつ、入力信号のコモン電圧が変化しても、安定した利得を得ることができるようにする。 - 特許庁

To reduce redoing at a downstream process, to shorten a design period and to improve design quality by timing distribution and timing verification in consideration of a floor plan at an upstream process regarding the timing distribution of an LSI and a PCB in system circuit design.例文帳に追加

システム回路設計に当たり、ＬＳＩやＰＣＢのタイミング配分に関し、上流工程においてフロアプランを考慮したタイミング配分及びタイミング検証により、下流工程の手戻りを削減するとともに、設計期間を短縮化及び高品質化できるようにする。 - 特許庁

A blinking generation circuit section 21 detects whether the RFID card is under communication from a terminal waveform level of a resistor 4 for load modulation factor adjustment of an RFID function LSI 10 and if the RFID card is under communication, the blue LED 25 and the green LED 26 are blinked.例文帳に追加

点滅発生回路部２１は、ＲＦＩＤ機能ＬＳＩ１０の負荷変調率調整用抵抗４の端子波形レベルからＲＦＩＤカードが通信中かを検出し、通信中の時には青色ＬＥＤ２５と緑色ＬＥＤ２６を点滅させる。 - 特許庁

A graph, representing the correlation between a scale factor and the file size of encoded image data, is displayed on an LCD by inquiring an exclusive LSI for compression of the file size of the encoded image data obtained by compressing image data stored in a RAM after photographing and before compression (S103).例文帳に追加

撮影後圧縮前に、ＲＡＭに格納された画像データを圧縮した符号化画像データのファイルサイズを圧縮専用ＬＳＩに問い合わせ、スケールファクタと符号化画像データのファイルサイズとの相関関係を表すグラフをＬＣＤに表示する（Ｓ１０３）。 - 特許庁

To provide an output signal for an LSI that can automatically and properly adjust a leading time/a trailing time of an output waveform and avoid an operation defect with respect to interface timing with an external component even when an external load capacity of an output buffer circuit is increased more than an expected capacity.例文帳に追加

出力バッファ回路の外部負荷容量が予想以上に大きくなった場合でも、出力波形の立上がり時間／立下がり時間の値を自動的に適正に調整し、外部部品とのインターフェースタイミングに関する動作不具合を回避する。 - 特許庁

To provide a digital DLL circuit capable of easily cancelling an external gate delay error even in the presence of power supply voltage, temperature or process variations and eliminating the need for occurrence of remaking an LSI after clarification of the presence of a delay error and addition of another delay adjustment mechanism other than a DLL.例文帳に追加

外部のゲート遅延誤差を電源電圧や温度、プロセス変動があっても容易に打ち消すことができ、遅延誤差判明後のＬＳＩ作り直しやＤＬＬとは別の遅延調整機構追加が不要とすることが可能なデジタルＤＬＬ回路を提供する。 - 特許庁

To provide a detergent composition with favorable cleaning property, working stability and little fear of bad influence on the subject to be cleaned, and is particularly useful for production of semiconductor elements such as IC and LSI, and a liquid crystal panel element.例文帳に追加

本発明の目的は、洗浄性能および作業安定性が良く、被洗浄物へ悪影響を与える恐れが少なく、特にＩＣ及びＬＳＩ等の半導体素子や液晶パネル素子の製造に有用な洗浄剤組成物を提供することにある。 - 特許庁

A synchronizing signal information extraction means 3 of this expectation pattern processing device 18 acquires synchronizing signal information 5 for showing an operation frequency of a signal outputted from an external output terminal of an LSI based on a net list 1, element information 2 and external input signal information 4.例文帳に追加

期待値パターン処理装置１８の同期信号情報抽出手段３は、ネットリスト１、素子情報２、外部入力信号情報４に基づき、ＬＳＩの外部出力端子が出力する信号の動作周波数を示す同期信号情報５を得る。 - 特許庁

An output signal from the voice recognition LSI 9 (electric signal after recognition processing) is processed by a main microcomputer 7c via an I/O port and a transmission section 7d emits it to a reception section of an image display device as an infrared ray signal 7e.例文帳に追加

そして、音声認識ＬＳＩ９からの出力信号（認識処理された電気信号）は、Ｉ／Ｏポートを経由して、メインマイコン７ｃにて処理され、送信部７ｄにより赤外線信号７ｅとして、画像表示装置４の図示しない受信部に照射される。 - 特許庁

To decrease time spent for debugging without increasing waiting time in the event of occurrence of request for verifying a plurality of functions in a verification device of an LSI system in which a plurality of functions are operated simultaneously and each function is controlled by a common interruption control block.例文帳に追加

複数の機能が同時に動作し、それぞれの機能が共通の割り込み制御ブロックで管理されるＬＳＩシステムの検証装置で複数の機能を検証する要求が発生した場合、待ち時間を増やさず、デバッグに費やす時間を減少させる。 - 特許庁

To provide a metal polishing composition which has rapid polishing speed, is improved in selectivity of wiring metal/barrier metal in polishing, and can make an LSI with little erosion and improved flatness, and a chemical mechanical polishing method using the composition.例文帳に追加

迅速な研磨速度を有し、且つ、研磨における配線メタル／バリアメタル選択性が向上され、エロージョンが少なく平坦性が向上したＬＳＩの作製を可能とする金属研磨用組成物、及びそれを用いた化学的機械的研磨方法を提供すること。 - 特許庁

To provide a system-in-package test inspection device and a test inspection method capable of securing reliability by performing a high-speed/high-frequency test inspection by inputting an inspection signal from a signal wire between LSI chips, and by performing a non-defective inspection highly accurately.例文帳に追加

ＬＳＩチップ間の信号線から検査信号を入力することにより高速・高周波試験検査を行い、良品検査を高精度に行うことにより信頼性を確保することのできるシステムインパッケージ試験検査装置及び試験検査方法を提供する。 - 特許庁

To prevent generation of constraint violation of current density for realize sure shield wiring and therewith process shield wiring in a short time for a recording media with a program for making shield wiring, a program and an LSI thereof.例文帳に追加

本発明はシールド配線を行うためのプログラムを記録した記録媒体、プログラム、及びＬＳＩに関し、電流密度制約違反の発生を防止し、確実なシールド配線が実現できるようにすると共に、シールド配線の処理が短時間で行えるようにする。 - 特許庁

To provide a clock frequency divider which can continuously operate without causing deadlock even when a user makes a mistake in setting of clock frequencies (division ratio) of each clock area in a system LSI having a large scale and a large number of clock areas.例文帳に追加

大規模かつ多数のクロック領域を持ったシステムＬＳＩにおいては、ユーザが各クロック領域のクロック周波数（分周比）の設定を間違ったとしても、デッドロックすることなく動作し続けることができるような、クロック分周器を提供することを課題とする。 - 特許庁

A plurality of image processing operations are applied to image data by repeating downloading of an image processing function to a programming device mounted in the device as a substitute for the image processing LSI, data processing, and storage of processing data in a memory in a one-time image forming process.例文帳に追加

１回の画像形成プロセスにおいて、画像処理ＬＳＩの代替用として装置内に実装されたプログラミングデバイスへの画像処理機能のダウンロード、データ処理、処理データのメモリへの格納を繰り返し、複数の画像処理を画像データに対し施す。 - 特許庁

Tips of a plurality of probe needles 2 held by a holding member 3 is arranged around a substantially rectangular opening 7 disposed in the center of a printed-wiring board 1 so that the tips matches an electrode array such as an LSI chip as an inspected body.例文帳に追加

プリント配線基板１の中央に設けられたほぼ矩形状の開口部を７の周辺には、被検査体であるＬＳＩチップなどの電極の配列に合わせるようにして、保持部材３で保持されている複数のプローブ針２の先端部が配置されている。 - 特許庁

An intermediate wiring layer 5 and a part of a second contact electrode 7 are formed on the first resin coat layer 3 formed at the outside of the outer rim end of the LSI chip 1 while a CSP (chip size package) pad 8 and a CSP bump 9 are formed on the second contact electrode 7.例文帳に追加

中間配線層５及び第２コンタクト電極７の一部をＬＳＩチップ１外縁端よりも外側に形成された第１樹脂コート層３上に形成し、この第２コンタクト電極７上にＣＳＰパッド８及びＣＳＰバンプ９を形成する。 - 特許庁

Thereby, the composition of the terminal arrangement of the system LSI has an advantage that the substrate composition can be selected so as to suit for the signal characteristic and product function of the printed circuit board, and the radiation control regulation in accordance with the district to be delivered and the cost reduction of the substrate can be handled.例文帳に追加

これにより、本発明のシステムＬＳＩ端子配置の構成では、プリント基板の信号特性、商品機能に合わせた基板構成を選択することができ、仕向け地に応じた輻射規制や基板コストダウンに合わせた対応が出来ることに利点がある。 - 特許庁

The boosting circuit built-in LSI 28 further includes a voltage monitoring terminal 10 connected to the power supply cable 40 and a control circuit 14 that controls to effect or stop the boosting operation of the power supply circuit 38 in accordance with the voltage of the voltage monitoring terminal 10.例文帳に追加

昇圧回路内蔵ＬＳＩ２８は、さらに、電源配線４０に接続されている電圧モニター端子１０と、電圧モニター端子１０の電圧に応じて電源回路３８の昇圧動作の実効又は停止を制御する制御回路１４とを備える。 - 特許庁

A circuit instructs an operation mode and detects whether the LSI operates as specified by the mode, and measures a current at the time of the low power mode in a pseudo manner and, if despite having shifted to the low power mode, the current is not reduced actually, issues an alarm signal.例文帳に追加

動作モードを指示し、そのモードの通りに動作しているかを検出する回路であって、低電力モード時の電流を擬似的に測定し、低電力モードに移行したにもかかわらず実際には電流が低減されていない場合に警告信号を発する。 - 特許庁

Plural delay elements 8 to 11 which have different delay quantities are prepared and in case of changes of environment wherein an LSI is used such as source voltage variation and temperature variation, a selector 7 selects one of the delay elements at first each time.例文帳に追加

予め、遅延量の異なる複数の遅延素子８〜１１を用意しておき、電源電圧変動や温度変化等のＬＳＩを使用する環境に変化があった場合には、その都度、先ず、前記遅延素子の何れか１つの遅延素子をセレクター７で選択する。 - 特許庁

Reverification can be performed efficiently and in a short time by reverifying the error data after the error occurs by an LSI layout verification processing method only about a design rule item in relation to the layer on which the error occurs.例文帳に追加

ＬＳＩレイアウト検証処理方法でエラーが発生した後のエラーデータの再検証を、エラーが発生したレイヤーに関わる設計規則項目についてのみ行うことで、無駄な検証を省くことができ、再検証を短時間且つ効率的に行うことができる。 - 特許庁

To verify timing of worst or best-case simulation after obtaining the result of highly accurately extracting a parasitic element allowing for wiring shape variations occurring in an LSI at random, when verifying timing allowing for variations in a manufacturing process for a semiconductor integrated circuit.例文帳に追加

半導体集積回路の製造プロセスばらつきを考慮したタイミング検証を行なう際、ＬＳＩ内でランダムに発生する配線形状ばらつきを考慮して高精度に寄生素子抽出の結果を得てワースト又はベストケースシミュレーションのタイミング検証を行なう。 - 特許庁

These shift register 3 and multipliers 13 and 14 and further cumulative adder need to be merely disposed only at the operator of the final stage, and therefore the device shares the multipliers and adders occupying enormous areas within an LSI and the layout area can be reduced.例文帳に追加

これらシフトレジスタ３並びに乗算器１３及び１４、更には累積加算器を、最終段のオペレータにのみ設ければ良いので、ＬＳＩ内部において多大な面積を占める乗算器と加算器とを共有し、レイアウト面積を縮小することができる。 - 特許庁

To prevent a through current due to signal fixation cancellation before supplying power, by stabilizing a signal state in reset cancellation when starting power supply in a power controllable circuit, in a power consumption reduction circuit of LSI having the power controllable circuit.例文帳に追加

電源制御可能な回路を有するＬＳＩの消費電力低減回路において、電源制御可能な回路の電源供給開始時におけるリセット解除時の信号状態を安定させ、電源供給前の信号固定解除による貫通電流を防止する。 - 特許庁

The blanks for a photomask with an optionally disposed resist for manufacturing each photomask for forming a semiconductor circuit such as IC or LSI have an optical reading type area code (two-dimensional ID code) disposed on an edge face or the rear face of each glass substrate.例文帳に追加

ＩＣ，ＬＳＩ等の半導体回路形成用のフォトマスクを作製するための、レジストを配設した、あるいは配設してないフォトマスク用ブランクスであって、光学式読み取りタイプのエリアコード（二次元ＩＤコード）がガラス基板の端面ないし裏面に設けられている。 - 特許庁

To eliminate the effect due to signal delay or waveform distortion caused by connecting a measurement system, such as an LSI tester in an AC test, without enlarging the circuit scale so much, in a semiconductor integrated circuit having a built-in interface circuit for transferring serial data.例文帳に追加

シリアルデータを転送するインタフェース回路を内蔵した半導体集積回路において、回路規模をあまり大きくすることなく、ＡＣテストにおいてＬＳＩテスタ等の測定系を接続することによる信号遅延や波形歪の影響を排除する。 - 特許庁

To provide a resist stripper composition by which a resist residue left after dry etching and ashing treatment in the wiring steps of semiconductor devices such as an IC, an LSI and liquid crystal panel elements is completely removed at low temperature and in a short period of time, and corrosion of a material is reduced.例文帳に追加

ＩＣやＬＳＩ等の半導体素子や液晶パネル素子の配線工程におけるドライエッチングやアッシング後に残存するレジスト残渣物を、低温、短時間で完全に除去でき、且つ材質の腐蝕の少ないレジスト用剥離液組成物を提供すること。 - 特許庁

To provide a multiplex encoded picture and sound signal decoding device in which the circuit scale of decoding-only LSI is reduced, cost is reduced and which correspond to an encoding sound signal adopting an LTP educing system for a sound encoding system is adopted.例文帳に追加

多重符号化画像音声復号装置において、復号専用ＬＳＩの回路規模を削減し、低価格化を図ることとともに、音声符号化方式にＬＴＰ予測方式を採用した符号化音声信号にも対応した復号装置を提供する。 - 特許庁

To provide a system LSI by which the power source of an exclusive instruction processor etc., is managed at a high speed by an instruction to be given to a basic instruction processor, and also the operation state, etc., of the exclusive instruction processor is easily grasped from the basic instruction processor.例文帳に追加

基本命令プロセッサに与える命令によって専用命令プロセッサの電源管理等が高速に行なえ、また、基本命令プロセッサから簡易に専用命令プロセッサの動作状態等を把握できるシステムＬＳＩを提供することを目的とする。 - 特許庁

To make a receiving circuit into an LSI (large-scale integration) and small-sized by relaxing the filter property of a receiving circuit in an interfering wave removal operation in which sampling is performed while my a phase shift of an interfering wave signal is changed to lower an interfering wave signal level and thereby to keep a desired signal level.例文帳に追加

妨害波信号の移相のみを変化させてサンプリングすることで、妨害波信号レベルを低下させ、希望信号レベルを保持する妨害波除去動作で、受信回路のフィルター特性を緩和して受信回路のＬＳＩ化、小型化を実現する。 - 特許庁

In an LSI chip, for example, a ring oscillator pattern group 50 containing two types of ring oscillators and a wiring characteristic pattern 51 are formed in a process forming a semiconductor integrated circuit 53 on the chip.例文帳に追加

この求められた各リングオシレータの一段当たりの遅延量と遅延式モデルとに基づいて、係数ａ，ｃの値を求めるための２元一次連立方程式を立て、それを解いて得た係数ａ，ｃの値を前記遅延式モデルに代入して遅延式を完成させる。 - 特許庁

By individually allotting the signal pins T1, T2, T5, and T6 of the LSI tester to the power source terminals D2 and D10 and GND terminals D4 and D8 of the DUT, continuity tests of the power terminals D2 and D10 and GND terminals D4 and D8 of the DUT are performed for every one pin.例文帳に追加

ＤＵＴの電源端子Ｄ2，Ｄ10及びＧＮＤ端子Ｄ4，Ｄ8にＬＳＩテスタの信号ピンＴ1，Ｔ2，Ｔ5，Ｔ6が別々に割り当てられることによって、ＤＵＴの電源端子Ｄ2，Ｄ10及びＧＮＤ端子Ｄ4，Ｄ8の導通試験が１ピン毎に実施する。 - 特許庁

A probe 15 is interposed in a communication channel constituted of the inductive coupling by the first and second transmission coils 21a, 21b and the first and second reception coils 23a, 23b to test an LSI by a tester 11, buffers 12, 13, and a Tx/Rx switch 14.例文帳に追加

第１、第２送信コイル２１ａ、２１ｂ、及び第１、第２受信コイル２３ａ、２３ｂによる誘導性結合で構成される通信チャネルにプローブ１５を介入させて、テスタ１１、バッファ１２、１３、及びＴx／Ｒxスイッチ１４によってＬＳＩを試験する。 - 特許庁