「LSi」に関連した英語例文の一覧と使い方(60ページ目) - Weblio英語例文検索

To reduce the area of an LSI by realizing a HARQ (Hybrid Auto Request) even when the memory size of a data storage part is small while suppressing performance deterioration and to reduce a current consumption by reducing access frequencies to the data storage part.例文帳に追加

性能劣化を抑えながらデータ格納部のメモリサイズが小さくでもＨＡＲＱを実現して、ＬＳＩの面積を削減すること、およびデータ格納部へのアクセス頻度を低くすることにより消費電流を小さくすること。 - 特許庁

To provide a system LSI having redundancy to reduce manufacturing costs by performing performance setting not to be classified by existence of operation/non-operation of a circuit module and to make the existence of the circuit module of disoperation not to be known to the outside.例文帳に追加

回路モジュールの動作、不動作の存在で区別しない性能設定を行なって製造コストを低減し、更に、不動作の回路モジュールの存在が外部に分からないようにした冗長性を有するシステムＬＳＩを提供する。 - 特許庁

To simplify a signal system and to secure compatibility of an existing motor PCB by collecting signal lines connected to a control LSI into one piece without changing wiring of a switch circuit on the existing motor PCB.例文帳に追加

既設のモータＰＣＢ上のスイッチ回路の配線を変更することなく、コントロールＬＳＩに接続される信号線を１本に纏めて信号系統を簡素化すると共に、既設のモータＰＣＢの互換性を確保できるようにする。 - 特許庁

An AC outlet 10 with AS-i communication function is pressure-connected to an AS-i cable 3 by a pressure connection pin 6, and its LSI 31 for AS-i communication can communicate with an AS-i master 32 via the AS-i cable 3.例文帳に追加

ＡＳ−ｉ通信機能付ＡＣコンセント１０は、圧接ピン６によりＡＳ−ｉケーブル３に圧接接続し、そのＡＳ−ｉ通信用ＬＳＩ３１がＡＳ−ｉケーブル３を介してＡＳ−ｉマスタ３２と通信可能になる。 - 特許庁

Terminal electrodes 33 and 37, that are arranged on the same side surface 12B, while being adjacent to the terminal electrodes 31 and 35, are connected to the electrode section of the negative side of the power supply 102 and the other of the LSI 104 by the wiring 108.例文帳に追加

端子電極３１、３５と隣合って同一の側面１２Ｂ内に配置された端子電極３３、３７が、電源１０２の−極側及びＬＳＩ１０４の他端側の電極部分に、配線１０８で接続される。 - 特許庁

When an interruption signal is outputted from a UART LSI (S1), whether or not input of keyboard itself is valid is judged (S2; YES), when it is valid (S2; YES), data is grasped by analyzing transmitted information (S3, S4).例文帳に追加

ＵＡＲＴ ＬＳＩから割り込み信号が出力されると（Ｓ１）、キーボードの入力自体が有効か否かを判断し（Ｓ２；ＹＥＳ）、有効な時は（Ｓ２；ＹＥＳ）、送信された情報を解析してデータを把握する（Ｓ３、Ｓ４）。 - 特許庁

Since the adhesive 8 is surrounded by the land of the bonding pattern 3 and does not flow out, the adhesive 8 penetrating between an LSI side connection terminal 7 and a connection terminal 5 on the printed board 1 to cause contact faults is prevented.例文帳に追加

接着剤８は接着パターン３のランドに阻まれて外へ漏れないため、接着剤８がＬＳＩ側接続端子７とプリント基板１上の接続端子５の間に入り込んで接触不良を起こす事態が回避される。 - 特許庁

The signal processing device includes a graphic logic 6, a sound logic 17, a motor control logic, and an LED control logic, in the same integrated LSI 5 for cooperation of an instruction system, so that processing is highly controlled.例文帳に追加

グラフィックス用ロジック６と音声用ロジック１７とを含み、モータ制御ロジック及びＬＥＤ制御ロジックを同じ統合化ＬＳＩ５に搭載して命令体系を連携することで、制御性の高めた処理を行えるようにする。 - 特許庁

To read data in a memory at a speed similar to that for reading form a normal register, without increasing the arguments of communication between processors even if the volume of a memory incorporated in a functional circuit such as LSI is increased.例文帳に追加

ＬＳＩ等の機能回路が内蔵するメモリの容量が増加した場合でも、プロセッサ間通信の引数を増加させることなく、メモリ内のデータを通常レジスタの読み出しと同等の速度で読み出しことを可能にする。 - 特許庁

A CPU 1 setting information on access command group to I/O buses 120-12n in a command queue 2 arranged on a memory, writes a queue number and a top address of the command queue in a command control register for notifying an LSI 3 of them.例文帳に追加

ＣＰＵ１はメモリ上に設けられたコマンドキュー２にＩ／Ｏバス１２０〜１２ｎへのアクセスコマンド群の情報を設定し、コマンド制御レジスタに対してキュー番号とコマンドキューの先頭アドレスとを書込んでＬＳＩ３へ通知する。 - 特許庁

Among a plurality of signals outputted from the decoder LSI 51, signals of a predetermined number are transmitted to the RAMs 52, 53 by the wiring patterns of the predetermined number, and other signals of a predetermined number are outputted to the outside by the lead wire 229.例文帳に追加

デコーダＬＳＩ５１から出力される複数の信号のうち所定数の信号は、上記所定数の配線パターンによりＲＡＭ５２，５３へ伝送され、他の所定数の信号は、リード線２２９により外部へ出力される。 - 特許庁

To provide a seed layer being formed as an underlying layer when a copper interconnect line excellent in electromigration resistance is formed in a semiconductor device, e.g. an LSI, and to provide a copper alloy sputtering target required for obtaining the seed layer.例文帳に追加

この発明は、ＬＳＩなどの半導体装置におけるエレクトロマイグレーション耐性に優れた銅配線を形成する際に下地層として形成するシード層およびこのシード層を得るための銅合金スパッタリングターゲットを提供する。 - 特許庁

A netlist/rule matching verification means 22 judges whether or not the electric characteristic information of each extracted common signal terminal satisfies a constraint rule described in an LSI rule file 13, and replaces it with logical and circuit verification.例文帳に追加

ネットリスト・ルール整合検証手段２２は、抽出した各共通信号端子について、その電気特性情報が、ＬＳＩルールファイル１３に記述された制約ルールを満たすか否かを判定することで、論理及び回路検証に代える。 - 特許庁

Therefore, since simulation can be performed in a form approximate to the case that the CPU board 40 and the simulation model 31 inside a PC 30 operate at the same clock frequency, the co-simulation well adapted for the actual LSI or the like is possible.例文帳に追加

そのため、ＣＰＵボード４０と、ＰＣ３０内のシミュレーションモデル３１とが、同一クロック周波数で動作する場合に近い形でシミュレーションができるので、実際のＬＳＩ等に適応したコ・シミュレーションが可能である。 - 特許庁

Electronic components are mounted to the front surface of a module substrate 1, and LSI chips 5 are die-bonded in a bare chip on its bottom and they are bonded by gold wires 8, and then metal blocks 9 made of copper are mounted in its periphery by soldering.例文帳に追加

モジュール基板１の表面側に電子部品類を実装し、底面側には、ＬＳＩチップ５がベアチップ状態でダイボンダされ金ワイヤ８でワイヤボンディングされており、その周辺に銅製の金属ブロック９を半田付けで実装。 - 特許庁

Terminal electrodes 33 and 37, that are arranged in the same side surface while being adjacent to the terminal electrodes 31 and 35 are connected to the electrode section of the negative side of the power supply 102 and the other of the LSI 104 by the wiring 108.例文帳に追加

端子電極３１、３５と隣合って同一の側面１２Ｂ内に配置された端子電極３３、３７が、電源１０２の−極側及びＬＳＩ１０４の他端側の電極部分に、配線１０８で接続される。 - 特許庁

To make verification work efficient and shorten development period of an LSI, by enabling verification of the power down action of an analog circuit to be performed surely without errors with simple operations, in a circuit where an analog circuit and a digital circuit are mixed.例文帳に追加

アナログ回路とデジタル回路とが混在する回路において、アナログ回路のパワーダウン動作の検証を、簡単な操作でミスがなく確実に行え、その検証作業の効率化やＬＳＩの開発期間の短縮化を図ること。 - 特許庁

To provide a semiconductor device and a manufacturing method of the same, where mechanical/thermal stress of low dielectric constant insulating film and fine wire is suppressed with respect to the multilayer wiring of LSI, particularly for the wire near the lower layer for connection with a semiconductor element.例文帳に追加

ＬＳＩの多層配線、特に半導体素子と接続する下層に近い配線に対して低誘電率絶縁膜や微細な配線の機械的／熱的ストレスを抑えた半導体装置及びその製造方法を提供する。 - 特許庁

To provide a cooling apparatus having a greater cooling capability with less current consumption and without generating noise, in a cooling apparatus for cooling a heater such as an LSI and an IC mounted on a substrate of electronic equipment.例文帳に追加

電子機器の基板に実装されるＬＳＩ、ＩＣ等の発熱体の冷却を行う冷却装置に関し、消費電流が少なく、騒音、ノイズが発生せず、冷却能力も大きな冷却装置を提供することにある。 - 特許庁

To provide a control circuit that can easily cope with the increase in kinds of control and is suitable for LSI without increasing the circuit configuration with respect to the control circuit for a slave set and a master set of a digital cordless telephone system.例文帳に追加

デジタルコードレス電話システムの子機や親機の制御回路に関し、制御の種類が増加しても回路構成が増大することなく容易に対応することができると共に、ＬＳＩ化に適した制御回路を得ることを目的とする。 - 特許庁

A decoding equipment decodes the contents cipher key by the master private key KPRk and decodes the contents at the time of judging that the certificate DV and signature DS of the mounted recording medium are both valid by the decoding LSI.例文帳に追加

復号機器は、復号ＬＳＩにより、装着された記録媒体２１の証明書ＤＶと署名ＤＳが共に有効であると判断した際に、マスタープライベート鍵ＫPRkによりコンテンツ暗号鍵を復号し、コンテンツを復号する。 - 特許庁

To provide: a dicing operation device that suppresses a defect occurrence rate in an LSI mounting step and enhances processing precision in manufacture; a semiconductor device component constituting method; and a method for recognizing a level difference formed with an object of dicing processing.例文帳に追加

ＬＳＩ実装工程における不具合発生率の抑止と製造時の加工精度を高めたダイシング作業装置と半導体装置部品構成方法、並びにダイシング処理対象物との段差認識方法を提供する。 - 特許庁

To provide a power source noise measuring device capable of measuring accurately the power source noise quantity of a high frequency on a chip (on an LSI), and acquiring a sudden peak noise, and having an output capable of being taken out easily to the outside by a low-speed signal.例文帳に追加

オンチップ（ＬＳＩ上）で高周波の電源ノイズ量を精度よく測定でき、かつ突発的なピークノイズも取得が可能で、出力は低速な信号で外部取り出しが容易な電源ノイズ測定装置を提供する。 - 特許庁

Further, a LSI tester 25 is provided with test patterns 29a, 29b being original data of the ROM code previously loaded for inspection, parity bits 30a, 30b corresponding to the test patterns 29a, 29b, and a comparison operation part 31.例文帳に追加

さらにＬＳＩテスタ２５には、検査のために予めローディングされたＲＯＭコードの元データであるテストパターン２９ａ、２９ｂと、テストパターン２９ａ、２９ｂに対応したパリティビット３０ａ、３０ｂと、比較演算部３１が設けられている。 - 特許庁

To prevent an interlayer separation and the deformation of a concave portion, to prevent a bonding defect, etc. at the mounting of an electronic component, such as an LSI, and to prevent the deformation of a conductor section of a via conductor, etc. filled in a wiring pattern and through-holes.例文帳に追加

層間剥離および凹部の変形を防止し、ＬＳＩ等の電子部品を搭載する際にボンディング不良等を防止し、また配線パターンやスルーホールに充填したビア導体等の導体部の変形を防止すること。 - 特許庁

In receipt of the signal /REQ from the general-purpose I/O LSI 221, the power-saving-compatible circuit 222 sends a signal /SMI to a CPU 201, and the CPU 201 returns a signal /QACK to the power-saving-compatible circuit 222 after a power-saving condition is released.例文帳に追加

節電対応回路２２２は汎用Ｉ／Ｏ ＬＳＩ２２１から信号／ＲＥＱを受け取ると、信号／ＳＭＩをＣＰＵ２０１に送り、ＣＰＵ２０１は節電状態解除後に信号／ＱＡＣＫを節電対応回路２２２に返す。 - 特許庁

An LSI chip 2 with an electrode terminal 2T in one surface is arranged in a recess part 3 of a substrate 1, wherein a plurality of recess parts 3 are formed in one surface to make one surface of the substrate 1 and a formation surface of the electrode terminal 2T flat.例文帳に追加

一面に複数の凹部３が形成された基板１の該凹部３に、一面に電極端子２Ｔを備えるＬＳＩチップ２が、基板１の一面と電極端子２Ｔの形成面が平坦となるように配置される。 - 特許庁

To provide a seed layer being formed as an underlying layer when a copper interconnect line excellent in electromigration resistance is formed in a semiconductor device, e.g. an LSI, and to provide a copper alloy sputtering target required for obtaining that seed layer.例文帳に追加

ＬＳＩなどの半導体装置におけるエレクトロマイグレーション耐性に優れた銅配線を形成する際に下地層として形成するシード層およびこのシード層を得るための銅合金スパッタリングターゲットに関するものである。 - 特許庁

To provide a probe device which enables high speed test of the electric characteristics of a system LSI in which logic circuits and analog circuits are mixed loaded, at a signal transmission speed of 4 Gbps or above by a low speed tester without investing a high speed tester.例文帳に追加

ロジック回路とアナログ回路を混載したシステムＬＳＩのそれぞれの電気的特性を高速テスタを投資することなく低速テスタで、信号伝送速度４Ｇｂｐｓ以上の高速テストが可能なプローブ装置を提供する。 - 特許庁

To clean bodies to be cleaned which have fine structures, such as a semiconductor wafer for LSI and a substrate for MEMS, at a high level by effectively cleaning them using gas dissolved water without any damage resulting from the cleaning.例文帳に追加

ＬＳＩ用半導体ウエハやＭＥＭＳ用基板のような微細構造を有する被洗浄物を、洗浄によるダメージを与えることなく、ガス溶解水により効果的に洗浄してこれらの被洗浄物を高度に清浄化する。 - 特許庁

To overcome the problem with a switching element using electrochemical reaction using an oxide ion conduction layer, wherein when the switching element is applied to a reconstructable LSI wiring changeover switch, a holding resistance (disturb) to a logic operation voltage given during turning-off is not enough.例文帳に追加

酸化物イオン伝導層を用いた電気化学反応を利用したスイッチング素子を再構成可能ＬＳＩの配線切り換えスイッチに適用する場合、オフ時にかかるロジック動作電圧に対する保持耐性（ディスターブ）が十分でない。 - 特許庁

When a state detection circuit 50 detects a read state, an LSI 24 on the slave side writes data showing the state into a system bus I/F circuit 56, and outputs a trigger pulse to a flag output circuit 52.例文帳に追加

スレーブ側のＬＳＩ２４は、状態検出回路５０にて、リード対象状態の発生を検出すると、当該状態を表すデータをシステムバスＩ／Ｆ回路５６に書き込むと共に、フラグ出力回路５２に対してトリガパルスを出力する。 - 特許庁

In electronic equipment 10, a surface of a thermal grease layer 16 exposed from a gap between an LSI 12 and a heat sink 15 is covered with a resin layer 17 having a fluidity lower than that of the thermal grease layer 16 and a high elasticity.例文帳に追加

電子機器１０では、ＬＳＩ１２とヒートシンク１５との間の隙間から露出するサーマルグリース層１６の表面をサーマルグリース層１６よりも低い流動性を有すると共に、高い弾性を有する樹脂層１７で覆う。 - 特許庁

To provide a method for designing a semiconductor integrated circuit system excelling in thermal characteristics while reducing undesired radiation by designing a semiconductor integrated circuit with good work efficiency even in achieving a large scale and high integration of an LSI.例文帳に追加

ＬＳＩの大規模化、高集積化に際しても、作業性よく、半導体集積回路の設計を行い、不要輻射を低減すると共に熱特性に優れた半導体集積回路システムを設計する方法を提供する。 - 特許庁

The tester 1 of a semiconductor integrated circuit comprises a liquid crystal source driver 2 as a semiconductor integrated circuit being tested DUT, a differential amplifier circuit array module 3, a tester 4 for system LSI, and a reference voltage generating circuit 5.例文帳に追加

半導体集積回路の試験装置１には、被試験半導体集積回路ＤＵＴとしての液晶ソースドライバ２、差動増幅回路アレイモジュール３、システムＬＳＩ用テスタ４、及び基準電圧発生回路５が設けられている。 - 特許庁

The output values of the shift registers 200, outputted from the indeterminate mask device 220, are compressed by an MISR 230, and a tester compares its output values with the output expectation values of the test data to detect the defects of the LSI 105.例文帳に追加

不定マスク器２２０から出力されるシフトレジスタ２００の出力値をＭＩＳＲ２３０で圧縮し、この出力値と、テストデータの出力期待値とをテスタが比較することにより、ＬＳＩ１０５の不良を検出する。 - 特許庁

When receiving a read request from the host device through a controller LSI 15, the data merge section 14 performs external device access processing for acquiring the content data from the media server, and outputs the acquired content data to the host device.例文帳に追加

データマージ部１４は、コントローラＬＳＩ１５を介してホスト装置からのリード要求を受信した場合には、コンテンツデータをメディアサーバから取得するための外部デバイスアクセス処理を実行して、取得したコンテンツデータをホスト装置に出力する。 - 特許庁

To advance a simulation cycle by read access to a storage element during data reference to a storage element for preventing excess time consumption for speedup of logic simulation verifying a logic circuit in LSI development.例文帳に追加

ＬＳＩ開発における論理回路を検証する論理シミュレーションにおいて、記憶素子のデータ参照時に該記憶素子へのリードアクセスによってシミュレーションサイクルを進めて余分な時間を消費することを無くし、シミュレーションを高速化する。 - 特許庁

To provide an emulator usable as a custom specification, for which an arbitrary I/O function is selected by a user, by constituting the emulator without mounting a dedicated LSI and further integrating the arbitrary I/O function.例文帳に追加

専用ＬＳＩを搭載することなしにエミュレータを構成することができ、さらに任意のＩ／Ｏ機能を組み込むことができるために、ユーザが任意のＩ／Ｏ機能を選択したカスタム仕様として使用できるエミュレータを提供する。 - 特許庁

Then, a display element and the pixel opening are formed in the poly Si layer in the display area, and an LCD peripheral circuit including a system LSI is formed in the high crystalline single crystal Si layer or the strained Si layer of the peripheral circuit area.例文帳に追加

その後、表示領域のポリＳｉ層に表示素子部と画素開口部を、周辺回路領域の高結晶性単結晶Ｓｉ層或いは歪Ｓｉ層にシステムＬＳＩを含むＬＣＤ周辺回路部を形成する。 - 特許庁

To provide a semiconductor integrated circuit capable of decreasing the number of input terminals of an LSI tester required for output measurement to be less than the number of output pins, and performing an adjacent leak measurement without changing connection of a probe.例文帳に追加

出力測定に必要なＬＳＩテスターの入力端子の数を出力ピン数よりも減少させ、かつ、プローブの接続を変更しなくても隣接リーク測定を行うことができる半導体集積回路を提供する。 - 特許庁

To provide a design data processing method and a recording medium, with which layout can be easily and surely performed, concerning the design data processing method and the recording medium for designing a large scale integrated circuit(LSI) in the unit of macro for each hierarchy.例文帳に追加

ＬＳＩ（Large Scale Integrated Circuit）を階層毎に、マクロ単位で設計するときの設計データ処理方法及び記録媒体に関し、レイアウトを容易かつ確実に行える設計データ処理方法及び記録媒体を提供することを目的とする。 - 特許庁

A virtual wiring model 21 exclusive for clock wiring and a power ratio model 22 to the in-cell power of a clock buffer to the switching power of the clock wiring are preliminarily defined in order to estimate the clock system power of an LSI prior to layout design.例文帳に追加

ＬＳＩのクロック系電力をレイアウト設計以前に見積もるべく、あらかじめクロック配線専用の仮想配線モデル２１と、クロックバッファのセル内電力とクロック配線のスイッチング電力との電力比率モデル２２と、を定義する。 - 特許庁

In the system LSI carrying the large-scale logic circuit and the memory, the on-chip first memory allows error correction according to the error correction code, so that soft error resistance to the stored information can be improved.例文帳に追加

大規模論理回路とメモリを搭載した所謂システムＬＳＩにおいて、オンチップの第１メモリは誤り訂正コードによる誤り訂正が可能にされるから、その記憶情報に対しするソフトエラー耐性を向上させることができる。 - 特許庁

A power supply control circuit is equipped with an access detecting means 2 which detects access to a module as an object of control from the CPU of an LSI and a power supply connection means 3 which connects a power supply to the module as an object of control when the access is detected.例文帳に追加

ＬＳＩのＣＰＵから制御対象モジュールへのアクセスを検出するアクセス検出手段２と、そのアクセスが検出されたとき、制御対象モジュールに電源を接続する電源接続手段３とを備える。 - 特許庁