「LSi」に関連した英語例文の一覧と使い方(61ページ目) - Weblio英語例文検索

In this way, control is carried out so that signal is not transmitted by the input/output cells, to which the LSI chips 220 and 260 are connected, and connection of the scan path and the input/output cell is switched for performing simultaneous operation of the scan test.例文帳に追加

これにより、ＬＳＩチップ２２０、２６０を接続する入出力セルが信号のやりとりを行わないように制御し、スキャンテストの同時実行を可能なようにスキャンパスと入出力セルの接続を切り替える。 - 特許庁

To easily and efficiently perform inspection by using an inspection method other than BIST systems on an interface portion in a single LSI chip (interface portion with external connection terminals disposed on the periphery of the chip, in particular).例文帳に追加

一つのＬＳＩチップにおけるインタフェース部分（特に、チップ周辺に配置された外部続端子とのインタフェース部分）について、ＢＩＳＴ方式以外の検査手法を用いて、容易かつ効率的に検査を行うことを可能とする。 - 特許庁

To provide a flexible printed wiring board capable of preventing breakage of an inner lead when mounting devices such as an IC chip and an LSI chip and cracks of a solder-resist from occurring due to the concentrated stress during the period of manufacture of the flexible printed wiring board.例文帳に追加

フレキシブルプリント配線板の製造時の応力集中に基づく、ＩＣチップ、ＬＳＩチップ等のデバイス実装時のインナーリードの断線やソルダーレジストのクラック発生を防止することができるフレキシブルプリント配線板を提供する。 - 特許庁

A differential signal VRx1 between a test pattern signal VRx being an output from an input buffer 10 and an external reference voltage Vref applied by an LSI tester, and the like is applied to CDR12 to generate a clock signal CLK2.例文帳に追加

入力バッファ１０の出力であるテストパタン信号ＶＲｘとＬＳＩテスタ等より印加される外部基準電圧Ｖｒｅｆとの差動信号ＶＲｘ１がＣＤＲ１２に印加され、クロック信号ＣＬＫ２が生成される。 - 特許庁

To enhance the general-purpose performance of a device for converting ATM cell format where even an LSI by CMOS or Bi-CMOS process can process ATM cells of a high speed data stream and a bus width in 32-bit well compatible with a CPU can be adopted.例文帳に追加

ＣＭＯＳやＢｉ−ＣＭＯＳプロセスのＬＳＩでも高速データストリームのＡＴＭセル処理が可能とするとともに、ＣＰＵとの整合性のよい３２ビットのバス幅を有することを可能とし、汎用性を高める。 - 特許庁

To provide a method for correcting mask data for an LSI, the method capable of reducing the number of measurement points on a test pattern transferred onto a wafer and reducing the measuring time while carrying out optical proximity correction and process proximity correction with high accuracy.例文帳に追加

光近接効果補正とプロセス近接効果補正を高精度に行いながら、ウエハー上に転写したテストパターンの測定点数の削減および測定時間の短縮を行えるＬＳＩ用マスクデータ補正方法を実現する。 - 特許庁

A large number of holes 24 are made by etching in the central part of a transistor of a passivation film 22 on the drain electrode D and the source electrode S of an output transistor formed with an ordinary thickness by LSI fabrication process and a highly conductive metal film 25 of gold or aluminum is deposited on the entire surface thereof.例文帳に追加

ＬＳＩ製造工程で通常の薄さに作成された出力トランジスタのドレインの電極Ｄとソースの電極Ｓの上のパシベーション膜２２のトランジスタの中央部位置にエッチングにより多数の孔２４を設ける。 - 特許庁

An (LSI) chip 4 whose plane is rectangular is placed on the middle bottom of a package main body, a plurality of bonding pads 1, a plurality of light receiving units 5, and a plurality of light emitting units 6 are respectively provided in the peripheral regions of four sides of the chip 4.例文帳に追加

パッケージ本体の中央底部に平面形状が矩形の（ＬＳＩ）チップ４が配置され、チップ４の四辺の周辺領域に複数のボンディングパッド１，複数の受光器５，及び複数の発光器６がそれぞれ設けられる。 - 特許庁

To provide a semiconductor device having a reconfigurable function in which a variable logic section realizing a function is implemented with a small area on an LSI, both a selector function and a memory function are provided, and the logic can be reconfigured at a high speed.例文帳に追加

関数を実現する可変論理部をＬＳＩ上において小面積で実現し、かつセレクタ機能とメモリ機能を併せ持ち、高速に論理を再構成可能な関数機能再構成可能半導体装置を提供する。 - 特許庁

Recesses 4b whose bottoms are extended toward the conductive layer 3 but not arriving at the same layer 3, and connection holes 4a whose bottoms are arrived at the conductive layer 3, are formed as via holes in a region positioned below the LSI chip 9.例文帳に追加

ＬＳＩチップ９の下方に位置する領域におけるビアホールとして、その底部が導電層３に向かって延び、且つ、導電層３に達しない凹部４ｂと、その底部が導電層３に達する接続孔４ａを形成する。 - 特許庁

To solve problems such as low transfer rate due to a daisy chain constitution from a serial bus connection and difficulty in detecting erroneous operation or fault in an operation state due to operation by the clock different from that used for the operation of a processor or an LSI in utilizing a previous boundary scan.例文帳に追加

従来のバウンダリスキャンの利用では、シリアルバス接続によるデイジーチェーン構成としており、転送速度が遅く、プロセッサやＬＳＩの動作とは別クロックで動作するため、稼動状態での誤動作・故障の検出が難しい。 - 特許庁

To provide a filter circuit capable of automatically correcting the cutoff frequency of a Gm-C filter as desired, even when the values of resistance and capacity to be used for the Gm-C filter to be formed in an LSI are changed due to manufacturing process variance.例文帳に追加

ＬＳＩに形成されるGm-Cフィルタに使用される抵抗と容量の値が製造プロセスのばらつきにより変動した場合でも、Gm-Cフィルタのカットオフ周波数を所望通り自動的に校正し得るフィルタ回路を提供する。 - 特許庁

For mounting an LSI 105 on a flat plane of a diecast metal stiffener 001 or a polyimide resin 002 adhered onto the stiffener 001, an epoxy resin dam 007 of 50-500 μm wide and 5-100 μm high is formed between a die-attach material 006 coating and a wire bonding zone.例文帳に追加

また、このエポキシ樹脂ダムがポリイミド除去された金属スティフナー上に直接形成される場合、金属スティフナー表面に、深さ30μｍ程度の凹凸型トレンチ加工を施し、そのトレンチ上にエポキシ樹脂ダム形成を行う。 - 特許庁

To provide an electronic circuit board, an electronic component, an electronic circuit device and a manufacturing method of them, wherein repair of an electronic component like an LSI is facilitated and a connecting method of low cost which has high reliability and reduces time for connection is used.例文帳に追加

ＬＳＩ等の電子部品のリペアを容易にし、かつ信頼性の高く、短時間そして低コストとなる接続方法を使用した電子回路基板と電子部品及び電子回路装置並びにこれらの製造方法を提供する。 - 特許庁

To efficiently capture FBM (a fail bit map) information for indicating physical position information of failure in a testing device and an testing method, especially in the failure analysis, for a RAM inside an LSI chip, such as a CPU and a DSP.例文帳に追加

ＣＰＵやＤＳＰ等のＬＳＩ内部におけるＲＡＭ用の試験装置及び試験方法に関し、特に障害解析において故障の物理位置情報を表すＦＢＭ情報（フェイルビットマップ）の取得を効率良く行うこと。 - 特許庁

To provide a semiconductor integrated circuit capable of AC timing inspection of an output and input signal at the external input/output terminals, using a LSI tester which has a slower operation speed, as compared with the operating speed of the external input/output terminals.例文帳に追加

外部入出力端子の動作速度よりも低速なＬＳＩテスターを使用して、外部入出力端子における出力および入力信号に対するＡＣタイミング検査が可能な半導体集積回路を提供する。 - 特許庁

To provide a semiconductor device of high connection reliability and a method of manufacturing the same by using one-point dispense coating, which is a cheap and high-productivity resin-supply method, in LSI mounting in which a pressure-welding method is used.例文帳に追加

圧接工法を使用したＬＳＩ搭載において、安価で、生産性の良い樹脂供給法であるディスペンスによる１点塗布を用いて接続信頼性の高い半導体装置およびその実装方法を提供する。 - 特許庁

Therefore, the operating frequency of the synchronizing bus 1 to which the LSI 2, 3, and 4 are connected can be maintained at a high speed as it is, and the clock synchronizing signal SYNC_-PULSE running through a signal line can be transmitted at a low speed so that it is possible to reduce any radiation noise from a board.例文帳に追加

従って、各ＬＳＩ2,3,4が接続される同期バス１の動作周波数は高速のまま、信号線を流れるクロック同期信号SYNC_PULSEは低速となるので、基板からの輻射ノイズを低減することができる。 - 特許庁

To provide an electronic circuit miniaturizing an LSI area by reducing the number of wiring lines necessary for transferring data among a plurality of circuits and reducing the number of terminals of the circuits, and reducing an area necessary for connection wiring among the circuits.例文帳に追加

複数の回路間でデータ転送するために必要な配線数を減らし、回路の端子数を減らしＬＳＩ面積を小型にすることや回路間の接続配線に必要な面積を少なくできる電子回路を提供する。 - 特許庁

To decrease a variation in wiring capacitance caused by a dummy pattern used for a flattening process of an LSI layout pattern, and not to degrade the extraction accuracy of a parasitic element in a design process.例文帳に追加

ＬＳＩレイアウトパターンの平坦化処理に用いるダミーパターンによって生じる配線容量変動を低減すると共に、設計工程における寄生素子抽出精度を可能な限り落とすことがないようにすることを目的とする。 - 特許庁

To solve the problem that music can not be reproduced for a long period of time when an audio file is reproduced since a single high-performance LSI performs all necessary processings including header analysis and audio data reproduction processing, thereby increasing a processing load and power consumption.例文帳に追加

オーディオファイルの再生を行う場合、１つの高性能なＬＳＩがヘッダ解析からオーディオデータ再生処理までの必要なすべての処理を行うため、処理負荷、消費電力が大きくなり、長時間の音楽再生ができない。 - 特許庁

To provide a washing method useful for manufacturing in particular a semiconductor element such as an IC and an LSI and a liquid crystal panel element with less possibility of affecting an object to be washed and with excellent washing performance and work stability.例文帳に追加

洗浄性能および作業安定性が良く、被洗浄物へ悪影響を与える恐れが少なく、特にＩＣ及びＬＳＩ等の半導体素子や液晶パネル素子の製造に有用な洗浄方法を提供する。 - 特許庁

To provide a defect inspection device capable of detecting with high sensitivity the defects in a mixed mount wafer (system LSI, or the like), capable of detecting widely a defect species, and capable of enhancing a defect capturing rate, and to provide a method therefor.例文帳に追加

混載ウェハ（システムＬＳＩなど）などに対して欠陥を高感度に検出し、しかも欠陥種を幅広く検出して、欠陥捕捉率を向上することができるようにした欠陥検査装置及びその方法を提供することにある。 - 特許庁

To provide a protection method for a test program safely distributing the test program without depending on confidentiality and to provide a test method for LSI whose data analysis is difficult for a third party.例文帳に追加

守秘義務に頼る必要なく、安全にテストプログラムを流通させることの可能なテストプログラムの保護方法を提供すること及び第三者によるデータの解析が困難なＬＳＩのテスト方法を提供することを課題とする。 - 特許庁

When compared with the conventional switching elements, the switching element employing the zirconium oxide-based ion conduction layer has a larger dependence of retention time to an applied voltage and it can keep a holding resistance necessary for reconstructed LSI when the logic operation voltage is applied.例文帳に追加

酸化ジルコニウム系のイオン伝導層を用いたスイッチング素子は従来のスイッチング素子に比べて、印加電圧に対する保持時間の依存性が大きく、ロジック動作印加時には再構成ＬＳＩに必要な保持耐性を維持できる。 - 特許庁

To provide a semiconductor device capable of forming a capacitor without increasing the area of LSI at a desired position and efficiently performing a power source noise measure in the semiconductor device or the like mixing analog and digital circuits.例文帳に追加

所望の位置に、ＬＳＩの面積を増加させること無くキャパシタを形成することができ、アナログおよびデジタル回路を混載した半導体装置等における電源ノイズ対策を効率的に行い得る半導体装置を提供する。 - 特許庁

To provide a flip-flop capable of preventing wiring in an LSI from being complicated or increasing channels usable to a signal line by eliminating reset wiring, to provide an integrated circuit using the flip-flop, and to provide a method of resetting the flip-flop.例文帳に追加

リセット配線を無くすことで、ＬＳＩ内の配線の複雑化を防止でき、又は信号配線に利用できるチャネルを増やすことができるフリップフロップ、それを用いた集積回路、及びフリップフロップのリセット方法を提供する。 - 特許庁

The inspection board 10 includes a PKG board 12 on which an LSI 11 having a signal transmitting/receiving function is mounted and a break-away board 13, which are integrated through a separation line 14 to be separated in a later process.例文帳に追加

本発明の検査用基板１０は、信号送受信機能を有するＬＳＩ１１が実装されたＰＫＧ基板１２と、割り基板１３とが、後の工程で切り離される切り離し線１４を介して一体化されている。 - 特許庁

To provide an aqueous polishing slurry having a high CMP rate and less scratch and dishing, and enabling fabrication of an LSI having improved flatness, and to provide a chemical mechanical polishing method employing the aqueous polishing slurry.例文帳に追加

保存性に優れ、迅速なＣＭＰ速度を有し、スクラッチが少なく、平坦性が向上したＬＳＩの作製を可能とする水系研磨液、及び、前記水系研磨液を用いた化学機械的研磨方法を提供すること。 - 特許庁

To also properly decode, reproduce a still image, while smoothly reproducing moving images, without having to temporarily interrupt moving image decoding processings, when the moving image and the still image are attempted to be processed simultaneously, using a single LSI in an image data processing apparatus.例文帳に追加

画像データ処理装置において、一つのＬＳＩで動画と静止画とを同時に処理しようとするとき、動画復号処理を一時中断させず、動画を滑らかに再生しながら、静止画をも良好に復号、再生する。 - 特許庁

To provide a boundary scan test circuit capable of suppressing increase of the number of test patterns or a test time by an LSI tester, even when the number of boundary scan cells is increased following increase of the number of pins on a printed circuit board.例文帳に追加

プリント回路基板におけるピン数の増加にともないバウンダリスキャンセルの数が増加した場合であっても、ＬＳＩテスタによるテストパターン数やテスト時間が増加するのを抑止することができる、バウンダリスキャンテスト回路を提供する。 - 特許庁

To carry out a test for a mixed RAM in a CPU-built-in RAM-mixed LSI by a ususal operation of a built-in CPU to enhance inspection precision easily at a low cost, and to enhance a screening level for a deffective.例文帳に追加

ＣＰＵ内蔵ＲＡＭ混載ＬＳＩの混載ＲＡＭのテストを、内蔵ＣＰＵの通常動作にて行えるようにすることで、検査精度の向上を簡便かつ低コストで達成して、不良品のスクリーニングレベルを向上させ得ること。 - 特許庁

To provide a servo clock controller capable of reducing the power consumption of an LSI by employing a configuration where external disturbances on an actuator are small, and the operation clock frequency of a circuit for executing servo filter calculation is reduced when high servo responsiveness is unnecessary.例文帳に追加

ディスク装置でのサーボ処理では、どの様な状態でも同じスペックでサーボの処理を行っているので、アクチュエータに大きな外乱が発生しない時には、オーバースペックとなり、必要以上に消費電力が増加してしまう。 - 特許庁

First video signal voltage V is outputted from a 1st output buffer 22 in a driving LSI 20 and 2nd video signal voltage *V having polarity reverse to that of the 1st video signal voltage V is outputted from a 2nd output buffer 23.例文帳に追加

駆動ＬＳＩ２０の第１の出力バッファ２２から第１のビデオ信号電圧Ｖが出力され、第２の出力バッファ２３からは、第１のビデオ信号電圧Ｖと逆極性の第２のビデオ信号電圧＊Ｖが出力される。 - 特許庁

Furthermore, in a plurality of test programs which are described by different programming languages and run for inspecting the same LSI, their respective specification files are compared with each other, whereby the presence or absence of difference between respective test programs can be accurately and rapidly checked.例文帳に追加

また、異なるプログラミング言語で記述され、同一のＬＳＩを検査する複数のテストプログラムそれぞれのスペックファイルを比較することにより、各テストプログラム間に差異があるかどうかを正確かつ迅速に確認することができる。 - 特許庁

In the DRAM control circuit 5, all access requests from plural control parts inside the logic LSI 3 are waited according to this time-up signal 6 and a control signal 7 is outputted to the DRAM 1 at timing required for the refresh operation.例文帳に追加

ＤＲＡＭ制御回路５では、このタイムアップ信号６に従って、ロジックＬＳＩ３内部の複数の制御部からのアクセス要求を全て待たせ、リフレッシュ動作に必要なタイミングで制御信号７をＤＲＡＭ１に対して出力する。 - 特許庁

To provide an area calculator for a photomask data display device for calculating the area and an area rate occupied by a displayed graphic on a practical level by graphically displaying photomask data or LSI layout data for a plotter.例文帳に追加

描画装置用のフォトマスクデータあるいはＬＳＩレイアウトデータを図形表示し、表示された図形の占める面積や面積率を実用レベルで計算を行なえる、フォトマスクデータ表示装置用の面積計算装置を提供する。 - 特許庁

To provide a logic synthesizing device and a method therefor capable of preventing unnecessary load dispersion and performing load dispersion by taking the optimum cell arrangement and wiring region into account when performing layout in logical synthesis of LSI design.例文帳に追加

ＬＳＩ設計の論理合成において、不要な負荷分散を防止し、レイアウト時に最適なセル配置、配線領域を考慮した負荷分散を行うことができる論理合成装置および論理合成方法を提供する。 - 特許庁

To facilitate miniaturization of a circuit scale, formation of LSI with regard to a phase comparator for PLL type data retiming, and generate a clock signal for retiming about the optimum phase relationship even for either of a low-speed or high-speed input signal.例文帳に追加

ＰＬＬ型データリタイミング用位相比較器に関し、回路規模の小型化、ＬＳＩ化を容易にし、低速及び高速の何れの入力信号に対しても、最適な位相関係のリタイミング用クロック信号の生成を可能にする。 - 特許庁

To provide a method for designing a function block materializing a high speed serial bus having the most appropriate number of lanes and appropriate buffer structure and to provide a method for designing an LSI system having such function blocks.例文帳に追加

本発明は，最適なレーン数やバッファ構成を有する高速シリアルバスを実現するための機能ブロックを設計する方法，及びそのような機能ブロックを有するＬＳＩシステムを設計する方法を提供することを目的とする。 - 特許庁

Access points of the DDMA interfaces 132 and 143 are switched to a data transfer path 33 in the system LSI 10 prior to booting, and a boot program is transmitted from the NAND type flash memory 41 to the dual port RAM 42.例文帳に追加

システムＬＳＩ１０では、ブートに先立って、ＤＤＭＡインターフェース１３２及び１４３の接続先がデータ転送路３３に切り替えられ、ＮＡＮＤ型フラッシュメモリ４１からデュアルポートＲＡＭ４２へブートプログラムが転送される。 - 特許庁

The application CPU 110 reads out image data (mainly still image) stored in the memory 120 and transfers image data read out from the memory 120 to a destination display, i.e. an LCD 130, and the video output LSI 150.例文帳に追加

アプリＣＰＵ１１０は、メモリ１２０に格納されている画像データ（主に静止画）を読み出し、このメモリ１２０から読み出した画像データを転送元の表示装置であるＬＣＤ１３０、およびビデオ出力ＬＳＩ１５０に転送する。 - 特許庁

To provide a high voltage inspection device which can control a discharge gap length by a mechanical motion according to the presence of a chip to be measured in LSI test, thereby making it possible to avoid an electric discharge between contact probes more surely than ever.例文帳に追加

ＬＳＩ試験において測定対象のチップの有無に応じて、機械的な動作で放電ギャップ長を制御して、コンタクトプローブ間の放電をより確実に回避することができる高電圧検査装置を提供する。 - 特許庁

A large-seals LSI composed of blocks which are of chip level and connected together is divided into hierarchies independent of timing limitations, the state of delay optimization is analyzed among the blocks which are connected together, and delay optimization processing is carried out.例文帳に追加

チップレベルの複数のブロックが接続され構成された大規模ＬＳＩを、タイミング制約に左右されず階層分割し、接続関係のあるブロック同士で遅延最適化の状況を分析し、遅延最適化処理を行う。 - 特許庁

To realize a refreshing operation without an increase in circuit area and to prevent an increase in peak current even when a plurality of DRAMs are simultaneously subjected to refreshing operation in a system LSI in which a plurality of memories are arranged.例文帳に追加

メモリが複数配置されるシステムＬＳＩなどにおいて、回路面積を増加させることのないリフレッシュ動作を実現し、また複数のＤＲＡＭを同時にリフレッシュ動作する場合にもピーク電流を増加させないようにする。 - 特許庁