「LSi」に関連した英語例文の一覧と使い方(70ページ目) - Weblio英語例文検索

A key switch 11 of a character input device 1 comprises a key input detecting means 101 for detecting the key input by a user, and a finger print authentication LSI 102 for authenticating a person by collating the finger print image with the finger print image of a pre-registered regular user.例文帳に追加

キャラクタ入力装置１のキースイッチ１１は、ユーザによるキー入力を検出するキー入力検出手段１０１と、キー入力をしたユーザの指紋画像を読み取って、この指紋画像と予め登録された正規ユーザの指紋画像とを照合して本人認証を行う指紋認証ＬＳＩ１０２とを有する。 - 特許庁

On an LSI chip 401 being an object to be measured is provided a noise source 402 such as a digital circuit and a digital circuit and an analog circuit 403 which is feared to be affected by the noise source 402, and a ring oscillator (ROSC) measuring circuits 404 for measuring substrate noise is arranged in the periphery of the digital circuit and analog circuit 403.例文帳に追加

被測定物であるＬＳＩチップ４０１にはディジタル回路などのノイズ源４０２と、ノイズ源４０２からの影響が懸念されるディジタル回路・アナログ回路４０３が設けられ、ディジタル回路・アナログ回路４０３の周囲には基板ノイズを観測するためのリングオシレータ（ＲＯＳＣ）測定回路４０４が配設されている。 - 特許庁

A conversion control LSI 28 converts a signal between the SATA interface of the hard disk drive 30 and the USB interface of the external device, and OFF-controls the P-type MOS-FET 52, upon detection of the idle state of the hard disk drive 30, to interrupt the power supply to the hard disk drive for power waving.例文帳に追加

変換制御ＬＳＩ２８は、ハードディスクドライブ３０のＳＡＴＡイスインタフェースと外部のＵＳＢインタフェースとの間で相互に信号変換すると共に、ハードディスクドライブ３０のアイドル状態を検出した際に、Ｐ型ＭＯＳ−ＦＥＴ５２をオフ制御してハードディスクドライブ３０に対する電源供給を遮断してパワーセーブする。 - 特許庁

To solve the problem that malfunction or operation failure occurs in a system since the I/O impedance of an I/O electrode at a radio high-frequency does not necessarily coincide with package upper wiring impedance when mounting a system LSI for simultaneously processing rectangular wave and high-frequency signals used for high-speed data transmission to a package.例文帳に追加

高速データ伝送に使用される矩形波信号と高周波信号を同時に処理するシステムＬＳＩをパッケージに搭載する場合、無線系高周波部の入出力電極の入出力インピーダンスは、パッケージ上配線インピーダンスに必ずしも一致しないため、システムの誤動作または動作不良が発生する。 - 特許庁

To provide a method for manufacturing a semiconductor device by which an increase in the number of steps can be prevented and capacitors can be micronized by performing a step of forming the capacitor during the same step of forming a transistor, when the capacitors are formed so as to be arranged in a region with a particularly small width of a system LSI.例文帳に追加

システムＬＳＩの特に幅狭い領域にキャパシタを配列して形成する場合、キャパシタを形成する工程をトランジスタを形成する工程と同工程中に行い、工程数の増加を防ぐとともにキャパシタを微細化して形成することができる半導体装置の製造方法を提供する。 - 特許庁

The ball grid array package is characterized by having solder balls for soldering directly with a mother board on an interposer substrate of a ball grid array mounting an LSI, and a solder ball which is connected directly to an electrode terminal of a chip component mounted on the mother board and which has a diameter smaller than that of each of the solder balls.例文帳に追加

ＬＳＩを搭載したボールグリッドアレイのインターポーザ基板において、マザーボードと直接はんだ接続するためのはんだボール、および、マザーボード上に搭載されたチップ部品の電極端子に直接接続されるための、前記ハンダボールよりも小径なハンダボールを有することを特徴とするボールグリッドアレイパッケージ。 - 特許庁

To obtain an associative memory cell that enables energy-saving during a retrieval operation; an associative memory cell array that takes measure to execute retrieval operation under low power consumption and realizes speed-up; an address retrieval memory using the associative memory cell array; and a network address retrieving device having a system LSI with excellent usability.例文帳に追加

検索動作時の低消費電力化を可能にする連想メモリセル、検索動作を低消費電力のもとで実行できる方策を講じて高速化を可能にする連想メモリセルアレイ、それを用いたアドレス検索メモリおよび使い勝手の優れたシステムＬＳＩたるネットワークアドレス検索装置を得ること。 - 特許庁

To provide a control system I/O interface to be used for executing the monitoring of sensor or driving control of actuator, information system communication interface such as 'Ethernet'(R) and LSI for communication for easily and mutually exchanging control system data and information system data while mounting a CPU for data conversion on one chip.例文帳に追加

センサの監視やアクチュエータの駆動制御を実行する時に使用する制御系Ｉ／ＯインターフェースとＥｔｈｅｒｎｅｔ等の情報系通信インターフェース及びデータ変換用ＣＰＵを１チップ上に実装し、制御系データと情報系データ相互のやり取りを容易に実現可能とした通信用ＬＳＩを提供すること。 - 特許庁

The SD memory card interface controller 3 is an LSI made into one chip for performing operation control inside the SD memory card, a CPU 6 is provided inside this controller, only the CPU 1 can access an RTC 10 and accessed and read data are stored in the secret RAM area of the FLASH ROM.例文帳に追加

ＳＤメモリカードインタフェースコントローラ３はＳＤメモリカード内部の動作制御を行う１チップ化されたＬＳＩであり、このコントローラ内部には、ＣＰＵ６が設けられ、ＣＰＵ１のみが、ＲＴＣ１０へアクセスすることができ、アクセスして読み出されたデータは、ＦＬＡＳＨ ＲＯＭの秘匿ＲＡＭ領域に格納される。 - 特許庁

To completely bury the fine wiring groove of an LSI substrate, a via hole, or the like for forming a fine pattern with uniform conductivity by eliminating Cu on the substrate other than a recessed part for flattening, and by forming a Cu thin film at the recessed part.例文帳に追加

アスペクト比の大きい凹部を有する半導体基板に対し、凹部にボイドを生じることなくＣｕ金属を埋め込んだり、スパッタ法、メッキ法等により形成された凹凸の大きい膜表面に既に埋め込まれているＣｕ膜よりも研磨されにくい犠牲層としてＣｕ又はＣｕ−Ｃ薄膜を低コストで形成すること。 - 特許庁

A selector 103 selects a high-speed serial output as an inspection target from high-speed serial outputs of a plurality of high-speed operation circuits 105 according to a chip selection signal CS, and outputs it to a serial-to- parallel converter 102, which in turn converts it into a low-speed parallel output and outputs it to a low-speed LSI tester 100.例文帳に追加

複数の高速動作回路１０５の高速シリアル出力のうち、チップセレクト信号ＣＳによりセレクタ１０３で検査対象となる高速シリアル出力を選択してシリアルパラレル変換器１０２に出力し、シリアルパラレル変換器１０２で低速パラレル出力に変換して低速ＬＳＩテスタ１００に出力する。 - 特許庁

In the voltage controller 19 integrated into the LSI mounted on the substrate, an external power supply 1 is connected to a non-inverting input terminal 3 of a first operational amplifier 2, and the source of a transistor 5 and the non-inverting input terminal 9 of a second amplifier 8 are common-connected to the inverting input terminal 7 of the first operational amplifier 2.例文帳に追加

基板上に実装されたＬＳＩ内に集積された電圧制御装置１９において、第１オペアンプ２の非反転入力端子３に外部供給電源１が接続され、反転入力端子７にトランジスタ５のソースと、第２オペアンプ８の非反転入力端子９を共通接続する。 - 特許庁

To provide a method of separating power supply line by which the malfunction caused by power supply noise can be suppressed regardless of the frequency of propagated signals and signals can be propagated stably between circuit blocks separated from a power source without incorporating any special circuit, such as the low-pass filter, high-frequency clock generating circuit, etc., in an LSI.例文帳に追加

伝播させる信号の周波数によらず電源ノイズによる誤動作の抑制効果が期待でき、ローパスフィルタや、高周波クロック生成回路等の特殊回路をＬＳＩ内部に内蔵せずに、電源分離された回路ブロック間で信号を安定して伝播させることができる電源ライン分離方法を提供する。 - 特許庁

A partition wall 98 is provided to divide the first and second board chambers 21 and 22 and so eliminates the mixing of the air warmed by heat generated with a transformer 74A the second board 74 has with the first board cooling air of the first board 71 for cooling a graphic LSI 71A, thereby keeping the first board cooling air from rise higher than a desired temperature.例文帳に追加

第１基板室21及び第２基板室22を仕切る仕切壁98を設けたので、第２基板74の有するトランス74A の発熱により暖められた空気と、第１基板71のグラフィックＬＳＩ71A を冷却する第１基板冷却空気とが混合しなくなり、第１基板冷却空気が所望の温度よりも高温にならない。 - 特許庁

Further, conventionally, as a connection test of a row address and a column address between a logic section and a memory is performed by an actual operation test of a whole LSI, a fault detecting rate of a circuit is low, but this test can be performed by a scan-test, and a test pattern having a high fault detecting rate of a circuit can be automatically made.例文帳に追加

さらには、ロジック部とメモリ間の行アドレス及び列アドレスの接続テストを従来は、ＬＳＩ全体の実動作テストで行っていたため、回路の故障検出率を低かったが、この発明によりスキャンテストにより行うことができ、回路の故障検出率が高いテストパターンを自動で作成することができる。 - 特許庁

The performance control part 22 is sectioned, in the constitution, into: a one-chip chip microcomputer 40 which receives the control command CMD from the main control part 21 and analyzes the contents of the command; and voice reproducing LSI 42 which outputs voice signals ±R and ±L together with an operation signal PLAY, based on an instruction from the one-chip chip microcomputer 40.例文帳に追加

演出制御部２２は、主制御部２１からの制御コマンドＣＭＤを受けてその内容を解析するワンチップチップマイコン４０と、ワンチップチップマイコン４０からの指示に基づいて作動信号ＰＬＡＹと共に音声信号±Ｒ，±Ｌを出力する音声再生ＬＳＩ４２とに区分されて構成される。 - 特許庁

The design diagram and data of an LSI applied from an input device 1 are supplied to an electric characteristic converting means 21, and the electric characteristics of the shrink object technology are read from an electric characteristic storing part 31 and the library of a present technology is read from a library storing part 32, and converted into electric characteristics simulating the shrink object technology.例文帳に追加

入力装置１から与えられたＬＳＩの設計図とデータは、電気的特性変換手段２１に供給され、電気的特性記憶部３１からシュリンク対象テクノロジの電気的特性を、ライブラリ記憶部３２から現在のテクノロジのライブラリを読み出し、シュリンク対象テクノロジを模擬する電気的特性へと変換する。 - 特許庁

To reduce timing errors, without having the return to a timing design process 103 when, related to a timing validation process 104 in a circuit design stage for an LSI chip, the timing error is detected which is caused by a miscalculation result of a delay time, with respect to the timing design process 103 which is a previous process.例文帳に追加

ＬＳＩチップの回路設計段階のタイミング検証工程１０４において、前工程であるるタイミング設計工程１０３との間における遅延時間の計算結果の誤差に起因するタイミングエラーが発見されたときに、タイミング設計工程１０３に戻ることなく、そのタイミングエラーを低減できるようにする。 - 特許庁

To provide an obverse and reverse conduction board capable of high density requirement concerning the highly dense obverse and reverse conduction board and its manufacturing method corresponding to the requirement of the high integration multi-terminal of LSI, in particular, an electronic computer or the like and the miniaturization or the like of the device.例文帳に追加

本発明は表裏導通基板とその製造方法に関するもので、特に電子計算機等、ＬＳＩの高集積多端子化、装置の小型化等の要求に対応する高密度な表裏導通基板及びその製造方法に関し、更なる高密度要求が可能な表裏導通基板を提供する。 - 特許庁

The automatic wiring designing device 31 determines the maximum wiring length based on preset wiring width dimensions and signal transmission speed at the circuit part and automatically adds a wiring layer according to necessity for performing wiring within the maximum wiring length when wiring design is automatically performed for the LSI module 1, etc.例文帳に追加

自動配線設計装置３１は、ＬＳＩモジュール１等について自動的に配線設計を行なう場合に、予め設定された配線幅寸法と回路部における信号伝送速度とに基づいて最大配線長を決定し、その最大配線長以内で配線を行う必要に応じて配線層を自動的に追加する。 - 特許庁

The AND or OR circuit 24 or 25 generates one signal which can detect abnormality even when the abnormality exists in only one output buffer 21 from the compared results and inputs the signal to a circuit 50 for comparing expected value of LSI tester on a tester side from a test result outputting terminal 13 to judge the normal/ abnormal state of the DC tests.例文帳に追加

ＡＮＤ回路又はＯＲ回路は前記比較結果から前記出力バッファ中１個でも異常があるとこれを検出し得るひとつの信号を作成し、これをテスト結果出力端子からテスタ側のＬＳＩテスタ期待値比較回路に入力して、ＤＣテストの正常異常を判定させる。 - 特許庁

A facsimile machine 1 selects a card device 20 based on a chip select state held by a backup register part 12 the battery of which is backed up in a facsimile control LSI 2 after reset and rewrites the system program in a flash memory 7 by a system program in the card device 20 in rewrite of the system program in the flash memory 7.例文帳に追加

ファクシミリ装置１は、フラッシュメモリ７内のシステムプログラムの書き替えに際して、リセット後のファクシミリ制御ＬＳＩ２内のバッテリバックアップされたバックアップレジスタ部１２の保持するチップセレクト状態に基づいて、カードデバイス２０を選択して、カードデバイス２０内のシステムプログラムでフラッシュメモリ７内のシステムプログラムを書き替えている。 - 特許庁

The circuit device 100 is provided with a conductive layer 3, an insulating layer 4 provided on the conductive layer 3, a plurality of via holes provided in the insulating layer 4, conductive layers 5 formed on the insulating layer 4 and in the via holes, and an LSI (large scale integration) chip 9 electrically connected to the conductive layer 5.例文帳に追加

この回路装置１００は、導電層３と、導電層３上に設けられた絶縁層４と、絶縁層４内に設けられた複数のビアホールと、絶縁層４上およびビアホール内に形成された導電層５と、導電層５に電気的に接続されたＬＳＩチップ９とを備えている。 - 特許庁

In one input logic operation circuit (inverter), 2-input NAND logic operation circuit and 2-input NOR-type logic operation circuit, which constitute an internal logic operation circuit for a large-scale integrated circuit (LSI), the substrate of NMOSFETQn1 is connected to a substrate bias voltage Vrefn and the substrate of PMOSFETQp1, is connected to a substrate bias voltage Vrefp respectively.例文帳に追加

ＬＳＩの内部ロジック回路を構成する１入力論理回路（インバータ）、２入力ＮＡＮＤ型論理回路、２入力ＮＯＲ型論理回路においては、それぞれ、ＮＭＯＳＦＥＴＱｎ１の基板は基板バイアス電圧Ｖｒｅｆｎに、ＰＭＯＳＦＥＴＱｐ１の基板は基板バイアス電圧Ｖｒｅｆｐに接続される。 - 特許庁

A control LSI 202 notifies the contents of the electronic mail to a user by voice by operating a voice synthesis part 206 or reports the termination of the electronic mail to the user by operating a vibrator 222 or displays the contents of the electronic mail at a display part 208 corresponding to the first - third detection signals.例文帳に追加

制御ＬＳＩ２０２は、これらの第１乃至第３検出信号に応じて、音声合成部２０６を作動させ、電子メールの内容を使用者に音声通知し、あるいは、バイブレータ２２２を作動させ、使用者に電子メールの着信を報知し、あるいは、電子メールの内容を表示部２０８に表示する。 - 特許庁

For the logic part of a logic-DRAM mixed LSI, a plurality of contact holes 11a-11c, which reach the n+-type semiconductor layer constituting a source, and a plurality of contact holes 11d-11f, which reach the n+-type semiconductor region constituting a drain, are opened in the insulating layer made on the gate electrode 5 of a MISFET.例文帳に追加

ロジック−ＤＲＡＭ混載ＬＳＩのロジック部は、ＭＩＳＦＥＴのゲート電極５の上層に形成された絶縁層に、ソースを構成するｎ^+型半導体領域に達する複数のコンタクトホール１１ａ〜１１ｃと、ドレインを構成するｎ^+型半導体領域に達する複数のコンタクトホール１１ｄ〜１１ｆとが開孔される。 - 特許庁

To obtain a method of verifying connection between macros of an LSI capable of performing the verification of the propriety of connection between macros, without requiring man-hours of extracting only the net list from the subject of verification, the man-hours of making a test pattern, the man- hours of analyzing whether the subject of verification is connected correctly from the output pattern, and others.例文帳に追加

検証対象からネットリストだけを抽出する工数、テストパタンを作成する工数、出力パタンから検証対象が正しく接続されているか解析する工数等を必要とせず、マクロ間接続の正当性を短時間で行うことが可能なＬＳＩのマクロ間接続検証方式を得る。 - 特許庁

This LSI floor plan automatic preparation system first detects connection wiring paths connecting registers included in mutually different blocks in the connection wiring path between the registers in a logic circuit and divides the detected connection wiring paths into each connection wiring path spanning two blocks having the same combination.例文帳に追加

この発明のＬＳＩのフロアプラン自動作成システムは、まず、論理回路内のレジスタ間の接続配線経路の中で互いに異なるブロックに含まれるレジスタ間を接続する接続配線経路を検出し、この検出した接続配線経路を同じ組み合わせの２つのブロックに跨がる接続配線経路毎に分類する。 - 特許庁

To provide a flat capacitor, and a chip size package using it, suitable for use in high frequency range in which a capacitance required for a multilayer ceramic capacitor for use in an electronic circuit is ensured while reducing ESL by shortening the connection path between the capacitor and an LSI.例文帳に追加

コンデンサとＬＳＩとの間の接続経路をより短くすることによってＥＳＬをさらに低減しつつ、電子回路に用いられる積層セラミックコンデンサに求められている静電容量を確保すると共に、高周波領域における使用に適した板状コンデンサおよびこのコンデンサを用いたチップサイズパッケージを提供すること。 - 特許庁

Within a system LSI 10 packaged with a CPU 11, an automatic write control part 13 is provided as hardware for setting power saving to respective peripheral devices (internal circuit 12, analog front end part 4, channel CODEC part 8, audio CODEC part 9 and functional block 15) connected to the address bus and the data bus of the CPU 11.例文帳に追加

ＣＰＵ１１が搭載されたシステムＬＳＩ１０の中に、ＣＰＵ１１のアドレスバス及びデータバスに接続された各周辺デバイス（内部回路１２、アナログ・フロント・エンド部４、チャネル・コーデック部８、音声コーデック部９、機能ブロック１５）に対する省電力設定を実現するハードウェアとして自動書込み制御部１３を設ける。 - 特許庁

When the KARAOKE device 13 reads out musical piece data and inputs it to the sound processing device and direct sounds are inputted from the microphone 1, the pitch conversion LSI 15 generates harmony sounds from direct sounds on the basis of harmony information in performance information, and a mixer 6 synthesizes and outputs harmony sounds and direct sounds.例文帳に追加

カラオケ装置１３が楽曲データを読み出してこの装置に入力し、マイク１から直接音声が入力されると、音高変換ＬＳＩ１５が、演奏情報中のハーモニー情報に基づいて直接音声からハーモニー音声を生成し、ミキサ６がこのハーモニー音声と直接音声とを合成して出力する。 - 特許庁

Additional wirings 2 are extended from the wire bonding electrodes 8, and tip end parts 9 of them are distributed evenly over the entire surface of the LSI chip 3, however, the additional wirings 2, including the tip end parts 9, are so allocated as to avoid the minute signal circuit region.例文帳に追加

これらワイヤボンディング用電極８から追加配線２が伸延され、それらの先端部９がＬＳＩチップ３の表面全体にわたってほぼ均一に分布するように配置されているが、これら追加配線２は、その先端部９も含めて、微少信号回路領域を避けるようにして配置されている。 - 特許庁

To obtain a composite semiconductor integrated circuit device and its connection testing method which does not need any additional circuits inside LSIs, is consequentially capable of using existing LSI chips, suppresses increase in the number of external terminals (number of device pins) to a minimum, and dramatically improves a test function.例文帳に追加

ＬＳＩ内部に何ら付加的回路を必要とせず、したがって、既存のＬＳＩチップを用いることが可能であるとともに、外部端子数（デバイスピン数）の増加も最小限に抑えて、テスト機能を飛躍的に向上させた複合半導体集積回路装置、並びに、その接続試験方法を提供する。 - 特許庁

The color image processor comprises a reader 102 which reads an image to acquire RGB data, an LSI110 which encodes the RGB data to generate a JPEG file, a line number acquiring part 130 which acquires image information about the image from an LSI driver 122, and a recorder 132 which records the image information in the JPEG file.例文帳に追加

画像を読み取りＲＧＢデータを取得する読取部１０２と、ＲＧＢデータを符号化してＪＰＥＧファイルを生成するＬＳＩ１１０と、ＬＳＩドライバ１２２から画像に関する画像情報を取得するライン数取得部１３０と、ＪＰＥＧファイルに画像情報を記録する記録部１３２と、を備える。 - 特許庁

Further, the LSI device is provided with: a plurality of MOSFETs 20 formed in the core region 1 and using the SOI layer 14a of the core region for a complete depletion Si channel; and a plurality of MOSFETs 30 formed in the I/O region 2 and using the SOI layer 14b of the I/O region for the complete depletion Si channel.例文帳に追加

また、ＬＳＩデバイスは、コア領域１に形成され、コア領域１のＳＯＩ層１４ａを完全空乏型Ｓｉチャネルとした複数のＭＯＳＦＥＴ２０と、Ｉ／Ｏ領域２に形成され、Ｉ／Ｏ領域２のＳＯＩ層１４ｂを完全空乏型Ｓｉチャネルとした複数のＭＯＳＦＥＴ３０とを備えている。 - 特許庁

To provide a reliable semiconductor integrated circuit device which can suppress thermal deformation of the circuit device and reduce distortion generated in a metallic bump and so on, by coping with reduction in the connection life of the metallic bump caused by the thermal deformation of the circuit device increased with an increased size of an LSI chip.例文帳に追加

本発明の課題は、ＬＳＩチップの大型化に伴い増大する半導体集積回路装置の熱変形に起因した、金属バンプ等の接続寿命低下に対処して、半導体集積回路装置の熱変形を抑制し、金属バンプ等に発生するひずみを低減した高信頼度の半導体集積回路装置を提供すること。 - 特許庁

To provide a power source control circuit capable of preferentially supplying power to a peripheral circuit in an executed state by suppressing power consumption by interrupting power supply to a peripheral circuit in a non-executed state when power source voltage is lowered for an LSI having plural peripheral circuits and to be driven by a battery, etc.例文帳に追加

複数の周辺回路を有し電池等で駆動されるＬＳＩについて、電源電圧が低下した場合に非実行状態の周辺回路への電源供給を遮断し電力消費を抑制することにより実行状態の周辺回路への電源供給を優先できる電源制御回路を提供することを目的とする。 - 特許庁

To enable to position the electronic components of various sizes without making any changes on a mounting object even with change of sizes of the electronic components, concerning a processing method and jigs for electronic components for processing a positioning of the electronic components typified by an LSI on a mounting object such as an IC socket.例文帳に追加

本発明はＬＳＩに代表される電子部品をＩＣソケット等の被装着物に位置決め処理する電子部品の処理方法及びこれに用いる電子部品用治具に関し、電子部品のサイズの変更があっても、被装着物に変更を行なうことなく各種サイズの電子部品の位置決めを可能とすることを課題とする。 - 特許庁

To provide an image display controller (an LSI for controlling image display) capable of fast performing dimming correction of a backlight based the intensity of external light and on the image data of a moving image (luminance information or the like), satisfying requirements for a small size and low power consumption of an electronic apparatus, and preventing increase in a load on a host computer.例文帳に追加

外光強度と、動画像の画像データ（輝度情報等）に基づいてバックライトの減光補正を高速に実行することができ、かつ、電子機器の小型かつ低消費電力の要請を満足することもでき、ホストコンピュータの負担の増大を防止することも可能な画像表示制御装置(画像表示制御用ＬＳＩ)を実現すること。 - 特許庁

In the case of halting the operation of a voltage regulator 3 and supplying a power supply voltage VT for test for a second logic circuit block 2, an overall LSI is initialized by a reset signal RST, then a register 4 is set by an input signal IO via a first logic circuit block 1, and the voltage regulator 3 is halted by a power-down signal PWD.例文帳に追加

電圧レギュレータ３の動作を停止してテスト用の電源電圧ＶＴを第２の論理回路ブロック２に供給する場合、リセット信号ＲＳＴでＬＳＩ全体を初期化した後、入力信号ＩＯにより第１の論理回路ブロック１を介してレジスタ４をセットし、パワーダウン信号ＰＷＤで電圧レギュレータ３を停止させる。 - 特許庁

To automatically measure the path delay of a combination circuit without any LSI tester in a path delay measuring circuit which compares, with an expected value, an output of the combination circuit fetched in by a capture action using the mechanism of a scan test circuit, and varies the time required for performing the capture action, thereby determining signal transition time of the combination circuit.例文帳に追加

スキャンテスト回路の仕組みを用い、キャプチャ動作により取り込んだ組合せ回路の出力を期待値と比較し、キャプチャ動作を行わせる時間を可変することにより組合せ回路の信号遷移時間を判定するパス遅延測定回路において、ＬＳＩテスタを使用せずに組合せ回路のパス遅延を自動測定する。 - 特許庁

The electronic device includes, as each of a plurality of electronic circuits (an LSI 10), a circuit including a bypass capacitor circuit 17 which can function as two types of bypass capacitors having different capacitances and a control circuit 18 which allows the bypass capacitor circuit 17 to function as the bypass capacitor with a smaller capacitance when a predetermined instruction is given externally.例文帳に追加

電子機器は、複数の電子回路（ＬＳＩ１０等）のそれぞれとして、容量の異なる２種のバイパスコンデンサとして機能可能なバイパスコンデンサ回路１７、外部から所定の指示が与えられたときにバイパスコンデンサ回路１７を容量が少ない方のバイパスコンデンサとして機能させる制御回路１８が設けられている回路を、備える。 - 特許庁

By introducing a delay adjustment value calculated from wire length information of each bit data signal and each data strobe signal between a system LSI 2 and a memory 3, a value obtained by adding a result of the access timing adjustment to the delay adjustment value is set as an access timing adjustment value for a bit data subjected to the access timing adjustment processing other than one-bit data.例文帳に追加

システムＬＳＩ２とメモリ３間の各ビットデータ信号およびデータストローブ信号の配線長情報から算出された遅延調整値の導入によって、アクセスタイミング調整処理をした１ビットデータ以外のビットデータに対しては、上記アクセスタイミング調整結果に、上記遅延調整値を加算した値をアクセスタイミング調整値として設定する。 - 特許庁

A semiconductor integrated circuit such as an LSI, a CPU, or a memory is manufactured using a thin film transistor in which a channel formation region is formed using an oxide semiconductor which becomes an intrinsic or substantially intrinsic semiconductor by removing impurities serving as electron donors (donors) in the oxide semiconductor and has larger energy gap than that of a silicon semiconductor.例文帳に追加

酸化物半導体中で電子供与体（ドナー）となる不純物を除去することで、真性又は実質的に真性な半導体であって、シリコン半導体よりもエネルギーギャップが大きい酸化物半導体でチャネル領域が形成される薄膜トランジスタを用い、ＬＳＩやＣＰＵやメモリなどの半導体集積回路を作製する。 - 特許庁

To provide a surface treatment method of a quartz glass substrate capable of obtaining a quartz glass substrate having a high flatness (subnanometer level) which can meet the demand for a lithography reflection mask substrate using an extreme ultraviolet ray (EUV) in the field of LSI or the like, and a hydrogen radical etching apparatus suitably used for the treatment method.例文帳に追加

本発明は、ＬＳＩ分野の極端紫外線（ＥＵＶ）を用いたリソグラフィ反射マスク基板などに対する要望に応えることができるようにした高平坦度（サブナノメータレベル）石英ガラス基板を得ることができるようにした石英ガラス基板の表面処理方法及びその処理方法に好適に用いられる水素ラジカルエッチング装置を提供する。 - 特許庁