「Memory Type」に関連した英語例文の一覧と使い方(29ページ目) - Weblio英語例文検索

One part of the memory gate 8 is formed on one side face of the selection gate 6 and the other part is electrically separated from the selection gate 6 and a p-type well 2 through an ONO film 7 formed at the lower part of the memory gate 8.例文帳に追加

メモリゲート８は、一部が選択ゲート６の一方の側面に形成され、他部がメモリゲート８の下部に形成されたＯＮＯ膜７を介して選択ゲート６およびｐ型ウエル２と電気的に分離されている。 - 特許庁

To increase the capacitance of a capacitor per unit area of a capacitor element and reduce the area of the capacitor element in a non-volatile semiconductor memory device including an MONOS type memory cell.例文帳に追加

本発明は、ＭＯＮＯＳ型のメモリセルを備えた不揮発性半導体記憶装置において、キャパシタ素子の単位面積当たりのキャパシタ容量を増加させ、キャパシタ素子の面積を低減することを目的とする。 - 特許庁

In a data writing memory cell 101 of this AND type flash memory, a potential (a) is applied to a BG 105, a potential (e) is applied to CG 103, a potential (b) is applied to a source electrode 106, and a potential (c) is applied to a drain electrode 107.例文帳に追加

データ書込するメモリセル１０１は、ＢＧ１０５に電位ａが印加され、ＣＧ１０３に電位ｅが印加され、ソース電極１０６に電位ｂが印加され、ドレイン電極１０７に電位ｃが印加される。 - 特許庁

To provide an access device to card type electronic paper having a display part and a radio access memory for reading data from a radio access memory by a simple operation.例文帳に追加

表示部と無線アクセスメモリとを有するカード型電子ペーパに対するアクセス装置において、簡単な操作で無線アクセスメモリからの読み取りを行うことが可能なアクセス装置を提供することを目的としている。 - 特許庁

To provide a figure drawing device using a multithread type pixel shader, capable of concealing latency of memory access by performing memory access and original operation processing of the pixel shader in parallel.例文帳に追加

メモリアクセスとピクセルシェーダ本来の演算処理を並列に実行することにより、メモリアクセスのレイテンシを隠蔽することを可能とする、マルチスレッド型のピクセルシェーダを用いた図形描画装置を提供することを目的とする。 - 特許庁

The memory types are decided at high speed by a partial adder 108 that calculates only a part of bits and decision logic 110 by noticing that only a part of addresses generated by addition is used in memory type decision.例文帳に追加

メモリ種別判定が加算で生成されたアドレスの一部のみを利用することに注目し、一部のビットだけを計算する部分加算器１０８と、判定論理１１０で高速にメモリ種別を判定する。 - 特許庁

To provide a memory module capable of constituting a memory bus system with a short loop through type suitable for a high speed operation by shortening the length of a whole channel, and capable of reducing the system manufacturing costs of a board and a module connector.例文帳に追加

全体チャンネルの長さを短縮させて高速動作に適し、またボードとモジュールコネクタとのシステム製作コストを減少する短いループスルー方式のメモリバスシステムの構成を可能にするメモリモジュールを提供する。 - 特許庁

To provide a mapping information management apparatus and method for a nonvolatile memory supporting different cell types capable of enhancing the performance of a nonvolatile memory supporting different cell types by mapping a logical address to a physical address included in the memory area of each cell type in the nonvolatile memory supporting different cell types, while taking into consideration the characteristic of the physical address.例文帳に追加

異種セルタイプを支援する不揮発性メモリにおいて、各セルタイプのメモリ領域に含まれる物理アドレスの特性を考慮して論理アドレスを物理アドレスにマッピングすることによって、異種セルタイプを支援する不揮発性メモリの性能を向上できる異種セルタイプを支援する不揮発性メモリのためのマッピング情報管理装置および方法を提供する。 - 特許庁

This cache memory system is provided with a multiway set associative type cache memory 20, a bus load detection part 30 for detecting the load state of a bus to which the cache memory 20 is connected and outputting bus load information D2 and a replacing way control part 40 for changing a replacing method of the cache memory 20 in accordance with the bus load information D2 outputted from the bus load detection part 30.例文帳に追加

マルチウェイセットアソシアティブ方式のキャッシュメモリ２０と、キャッシュメモリ２０が接続されているバスの負荷状態を検出しバス負荷情報Ｄ２を出力するバス負荷検出部３０と、バス負荷検出部３０によるバス負荷情報Ｄ２に応じてキャッシュメモリ２０のリプレース方法を変更するリプレースウェイ制御部４０とを備える。 - 特許庁

In a flash memory having, for example, a single gate type memory cell consisting of a gate electrode provided through a thin electric charge trap layer on a semiconductor substrate, the device is characterized in that after data is written in the memory cell, a short pulse is applied to the memory cell so that one part of electrons is eliminated from the electric charge trap layer.例文帳に追加

半導体基板上の薄い電荷トラップ層を介して設けられたゲート電極からなる例えば単ゲート型メモリセルを有するフラッシュメモリにおいて、前記メモリセルに対してデータ書込み後、前記電荷トラップ層から電子を一部排除するよう前記メモリセルに対して短パルスを加えることを特徴とする不揮発性半導体メモリ。 - 特許庁

A semiconductor device comprises: a semiconductor substrate SUB having a main surface; a MONOS-type memory cell having channels which is formed on the main surface; an n-channel type transistor formed on the main surface; and a p-channel type transistor formed on the main surface.例文帳に追加

主表面を有する半導体基板ＳＵＢと、主表面上に形成された、チャネルを有するＭＯＮＯＳ型メモリセルと、主表面上に形成されたｎチャネル型トランジスタと、主表面上に形成されたｐチャネル型トランジスタとを備える半導体装置である。 - 特許庁

To provide a semiconductor memory device capable of writing continuous data over a plurality of row addresses while using a one-write type SRAM element for a storage element.例文帳に追加

記憶素子に１ライト型SRAM素子を用いながら、複数のロウアドレスにまたがる連続データの書き込みを可能とする半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor device capable of securing a sufficient operation margin even though a bit line potential is made low voltage during a reading operation of a current value change type memory cell.例文帳に追加

電流値変化型メモリセルの読み出し動作時に、ビット線電位を低電圧化しても十分な動作マージンを確保可能な半導体装置を提供する。 - 特許庁

A pair is composed of a user authentication device 10 and a portable type data communication terminal 20 and a memory is made to store a user code common to each other.例文帳に追加

ユーザ認証装置１０と携帯型データ通信端末装置２０とで１つのペアを構成し、それぞれ共通のユーザCodeをメモリに格納させておく。 - 特許庁

A shift word line SWL and a shift memory cell SMC are arranged so that the N type sense amplifier NSAt can amplify potential difference of the bit lines BLt, /BLt.例文帳に追加

Ｎ型センスアンプＮＳＡｔがビット線ＢＬｔ，／ＢＬｔの電位差を増幅できるようにシフトワード線ＳＷＬ及びシフトメモリセルＳＭＣを設ける。 - 特許庁

To provide a NAND-type flash memory in which distribution of threshold values can be formed in a negative side while suppressing increment of current and increment of a pre-charge time.例文帳に追加

電流増加やプリチャージ時間の増加を抑えつつ、負側にも、しきい値の分布を形成することが可能なＮＡＮＤ型フラッシュメモリを提供する。 - 特許庁

The semiconductor device includes a power supply voltage control circuit for controlling the power supply voltage of a plurality of static type memory cells being a potential difference between a power supply line and a source line.例文帳に追加

電源線とソース線との電位差である複数のスタティック型メモリセルの電源電圧を制御する電源電圧制御回路を具備する。 - 特許庁

To provide a resistance variation type nonvolatile memory device that makes forming efficient by lowering a forming voltage, and reduces a reset current, and to provide a method of manufacturing the same.例文帳に追加

フォーミング電圧を下げ、フォーミングを効率化し、リセット電流を低減した抵抗変化型の不揮発性記憶装置及びその製造方法を提供する。 - 特許庁

To provide a spin transfer type MTJ-MRAM (magnetic random access memory) cell that can keep a switching magnetic field without increasing switching current and cell size.例文帳に追加

スイッチング電流およびセルサイズの増大という不都合を伴うことなくスイッチング磁界を確保し得るスピントランスファー型ＭＴＪ−ＭＲＡＭセルを提供する。 - 特許庁

To reduce the operating voltage value of a memory cell of MONOS type, etc., to a value not larger than 10 V, while keeping intact its well disturbance characteristic and its high-speed writing characteristic.例文帳に追加

ＭＯＮＯＳ型等のメモリセルにおいて、良好なディスターブ特性、書き込み時の高速性を維持したまま動作電圧を１０Ｖ以下に低減する。 - 特許庁

To prevent a dielectric breakdown in a CB/CV continuous contact structure disposed between select gates of a NAND type flash memory.例文帳に追加

本発明は、ＮＡＮＤ型のフラッシュメモリのセレクトゲート間に配置されるＣＢ／ＣＶ連続コンタクト構造において、絶縁破壊を防止できるようにする。 - 特許庁

The image display device comprises: a memory type display device 10 and a frame buffer for storing an image data displayed on it; a liquid crystal display (LCD) driver IC 37; a recording section 30; and a CPU 36.例文帳に追加

メモリ性表示デバイス10とそれに表示される画像データを記憶するためのフレームバッファと、LCDドライバIC37と、記録部30と、CPU36とを備えた画像表示装置。 - 特許庁

To prevent any defective block existing in a lowly reliable storage device such as an NAND type flash memory, and to transfer a non-defective initial program to an RAM.例文帳に追加

ＮＡＮＤ型フラッシュメモリのような低信頼性記憶装置に存在する不良ブロックを回避し、不良のない初期プログラムをＲＡＭに転送する。 - 特許庁

The wasteful processings, communication and use of the memory at each node are reduced by constructing the route by an on-demand type as for a communication form other than that.例文帳に追加

それ以外の通信形態についてはオンデマンド型で経路を構築することにより、各ノードでの無駄な処理や通信やメモリ使用を削減する。 - 特許庁

To put electronic equipment into an available state in the shortest time when power is supplied regardless of the type of a memory to be connected or the number of stages of connection.例文帳に追加

接続されるメモリの種別、接続段数に拘わらず、電源投入時に最短の時間で電子機器を使用可能な状態とすることを目的とする。 - 特許庁

To provide a charge-trap type memory cell which has a suitable configuration for incorporation into a logic LSI by changing a general logic LSI manufacturing process at the minimum.例文帳に追加

通常のロジックLSI製造プロセスに最小限の変更により、ロジックLSIに組み込むのに適した構成にしたチャージトラップ型のメモリセルを提供する。 - 特許庁

In this way, the NAND type flash memory 210 erases data in respective block areas storing user data except file management information.例文帳に追加

これにより、ＮＡＮＤ型フラッシュメモリ２１０が、ファイル管理情報を除く、ユーザデータが格納されている各ブロック領域内のデータを消去する構成となっている。 - 特許庁

In the NAND type flash memory 130, besides the data for users, an ECC_A that is a first code for error correction corresponding to the data for users is stored.例文帳に追加

ＮＡＮＤ型フラッシュメモリ１３０には、ユーザ用データ以外に、ユーザ用データに対応した第１次のエラー訂正用符号であるＥＣＣ＿Ａとが格納される。 - 特許庁

To provide RFID use type authentication control technology capable of improving security without requiring trouble of memory or input of authentication information to a user.例文帳に追加

ユーザによる認証情報の記憶や入力の手間がかからず、セキュリティを高めることができるＲＦＩＤ利用型認証制御技術を提供する。 - 特許庁

The semiconductor device of the present invention includes a current value type memory cell MC, a bit line BL, and a sense amplifier SA composed of transistors Q1 to Q4.例文帳に追加

本発明の半導体装置は、電流値変化型メモリセルＭＣと、ビット線ＢＬと、トランジスタＱ１〜Ｑ４からなるセンスアンプＳＡを備えている。 - 特許庁

Consequently, a controller 11 reads the image data out of successive readout addresses of the address area one after another and transfers them to a memory type liquid crystal display panel to write them.例文帳に追加

これによりコントローラ１１は、アドレス領域の連続する読出アドレスから順次前記画像データを読み出し、メモリ型液晶表示パネルに転送し、書き込む。 - 特許庁

To provide a manufacturing method of a semiconductor memory device in which a cylinder type, lower electrode of a capacitor is formed by using a carbon-contained film as a lower mold layer.例文帳に追加

炭素含有膜を下部モールド層として利用して、シリンダー型のキャパシタ下部電極を形成する半導体メモリ素子の製造方法を提供する。 - 特許庁

To provide a semiconductor memory device having a planar type capacitor which can be increased in capacity value without increasing an occupation area, and also to provide its manufacturing method.例文帳に追加

占有面積を増大させることなく容量値の増加が図れるプレーナ型キャパシタを有する半導体記憶装置およびその製造方法を提供する。 - 特許庁

To provide a semiconductor integrated circuit device provided with a data read-out circuit which can perform high speed operation in low voltage operation using a current type memory cell.例文帳に追加

電流型のメモリセルを用い、低電圧動作において高速動作可能なデータ読み出し回路を備えた半導体集積回路装置を提供する。 - 特許庁

To increase convenience by enabling a selection depending on a user's conditions of the type of information in a memory subject to deletion by remote control.例文帳に追加

リモートコントロールにより削除するメモリ内の情報の種類をユーザの状況に応じて選択できるようにすることにより、利便性を向上させる。 - 特許庁

To provide a control method for an indirectly addressing type nonvolatile memory device quickly producing an address conversion table and an erasure management table in time of initialization.例文帳に追加

初期化時にアドレス変換テーブル、消去管理テーブルを高速に作成する間接アドレッシング型の不揮発性メモリ装置の制御方法を提供する。 - 特許庁

In the case that the idle capacity of the image memory 20 is less, the image whose storage period is expired is deleted according to the priority set in response to the image type.例文帳に追加

画像メモリ２０の空き容量が少ない場合、画像種別に応じて設定された優先順位に従い、保存期間が経過した画像から削除する。 - 特許庁

To provide a link device which can reduce the load of the execution of an execution type program on a virtual machine and reduce the capacity of a memory needed for the execution.例文帳に追加

仮想マシンでの実行形式プログラムの実行の負荷を低減し実行に要するメモリの容量を小さくすることのできる、リンク装置を提供する。 - 特許庁

In addition, the CPU 13 selects the guide broadcast information d2 of a type according to the remaining time from the memory 12 and outputs it to a broadcast device 4.例文帳に追加

また、このＣＰＵ１３は、残り時間に応じた種類の案内放送情報ｄ２をメモリ１２から選択して放送装置４に出力する。 - 特許庁

To provide a dynamic type semiconductor memory apparatus or the like provided with a DLL in which clock generating operation is stable, high accuracy and low power consumption are realized.例文帳に追加

安定したクロック発生動作、高精度で低消費電力を実現しＤＬＬを備えたダイナミック型半導体記憶装置等を提供する。 - 特許庁

This nonvolatile semiconductor device is provided with a decoding means 130 in a block address decoding circuit of a row decoder of a NAND type flash memory device.例文帳に追加

本発明の不揮発性半導体記憶装置は、ＮＡＮＤ型フラッシュメモリ装置のロウデコーダにおけるブロックアドレスデコード回路にデコード手段１３０を設ける。 - 特許庁

To achieve a reading system for supplying a current from a data line to a sense amplifier in the nonvolatile semiconductor memory device of an intercolumn arrangement type configuration.例文帳に追加

列間配置型構成の不揮発性半導体記憶装置において、データ線からセンスアンプに電流を流入させる方式の読み出しを実現する。 - 特許庁

A circumstance memory type content management device 100 stores a category, feature vectors showing the features of surrounding circumstances and typical content by associating them with each other.例文帳に追加

状況記憶型コンテンツ管理装置１００は、カテゴリと、周囲の状況の特徴を示す特徴ベクトルと、典型的コンテンツとを関連付けて記憶している。 - 特許庁

To provide a variable resistance layer that is composed of a metal oxide layer containing Hf suitable for a resistance changing operation in a resistance change type nonvolatile memory element.例文帳に追加

抵抗変化型の不揮発性記憶素子において、抵抗変化動作に適したHfを含有する金属酸化物層からなる可変抵抗層を提供する。 - 特許庁

To form a low voltage MISFET of high performance, and a highly reliable MONOS type nonvolatile memory and a high voltage MISFET.例文帳に追加

同一の半導体基板上に、高性能な低電圧ＭＩＳＦＥＴ、高信頼なＭＯＮＯＳ型不揮発性メモリおよび高電圧ＭＩＳＦＥＴを形成する。 - 特許庁