「Memory Type」に関連した英語例文の一覧と使い方(32ページ目) - Weblio英語例文検索

In the multiport SRAM memory cell, an access transistor N3 of a first port is disposed inside a p-type well PW0, and an access transistor N6 of a second port is disposed inside a p-type well PW1.例文帳に追加

本発明のマルチポートＳＲＡＭメモリセルでは、第１ポートのアクセストランジスタＮ３はｐ型ウェルＰＷ０内に配置されており、かつ第２ポートのアクセストランジスタＮ６はｐ型ウェルＰＷ１内に配置されている。 - 特許庁

In addition, in a varying pattern-type determination table for loss, a common criterion value (230-251) is allotted to a varying pattern type containing a varying pattern accompanied by a super ready-for-win state regardless of the total of reservation memory counts.例文帳に追加

また、はずれ用変動パターン種別判定テーブルは、スーパーリーチを伴う変動パターンを含む変動パターン種別に対しては、合算保留記憶数にかかわらず、共通の判定値（２３０〜２５１）が割り当てられている。 - 特許庁

In a wristwatch type non-contact IC housing device 1, a belt body 3 wound around a wrist of a user is attached to a housing part 2 housing a non-contact type IC provided with a memory, a controller, a transmitting means, etc.例文帳に追加

メモリ及びコントローラ、送信手段等を備える非接触式ＩＣを収納する収納部２にユーザの手首に巻回されるベルト体３を取り付けた腕時計型の非接触ＩＣ収納装置１からなる。 - 特許庁

In the case of accessing the memory, the storage area corresponding to the transmission type information is selected on the basis of the transmission type information included in the address information and the driver accesses the selected storage area.例文帳に追加

メモリをアクセスする場合は、アドレス情報に含まれている伝達種類情報に基づいて伝達種類情報に対応する記憶領域を選択して、選択した記憶領域をドライバによってアクセスする。 - 特許庁

To provide an image forming apparatus in which output light of a reflection type sensor does not produce an optical memory on a photosensitive material and no concentration unevenness caused by irradiation of the output light of the reflection type sensor is formed on an output image.例文帳に追加

反射型センサの出力光が感光体に光メモリを発生せず、反射型センサの出力光の照射に起因する濃度ムラが出力画像に形成されない画像形成装置を提供する。 - 特許庁

It is assumed that IL-15 not only acts as a factor for proliferating NK cells, NKT cells and γδ type intestinal epithelial lymphocytes which bear an early induction reaction but also plays an important role for the maintenance of memory type CD8+T cells.例文帳に追加

IL-15は早期誘導反応を担うNK細胞、NKT細胞およびγδ型腸管上皮間リンパ球増殖因子と働くのみならず、メモリー型CD8+T細胞の維持に重要な役割を担うと考えられる。 - 特許庁

To prevent the surface of a semiconductor substrate projecting in a logic element formation region from being overetched in a manufacturing method for a semiconductor storage where a MONOS type memory element and a MOS type logic element are mixedly mounted.例文帳に追加

ＭＯＮＯＳ型のメモリ素子とＭＯＳ型のロジック素子とを混載する半導体記憶装置の製造方法において、ロジック素子形成領域に出する半導体基板の表面がオーバエッチングされないようにする。 - 特許庁

The image forming apparatus is provided with at least one developing cartridge on which a storage means (non-volatile memory or the like) of a type that rewriting is performed in a non-contact state is mounted as the one to be mounted on the cartridge in a rotary developing type color LBP.例文帳に追加

ロータリー現像方式のカラーＬＢＰにおいて、カートリッジに搭載する記憶手段（不揮発性メモリなど）の書き換えを非接触で行う方式のものを搭載した現像カートリッジを、少なくとも１個有する。 - 特許庁

The wavelet transformation part 5 switch-controls the data from the data reading memory 1 with a switch 2 and sends to a fixed decimal-type wavelet transformation part 3 or an integer-type wavelet transformation part 4.例文帳に追加

ウェーブレット変換部５は、データ読み出しメモリ部１からのデータを切り替え部２で切り替え制御して、固定小数点型ウェーブレット変換部３、整数型ウェーブレット変換部４のいずれか一方に送るようにしている。 - 特許庁

The semiconductor memory element is configured so as to include the tunnel insulating film formed on the semiconductor substrate and an HfON type charge storage film containing Bevan cluster type structure crystals formed on the tunnel insulating film.例文帳に追加

半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成されたBevan cluster 型構造の結晶を含むＨｆＯＮ電荷蓄積膜とを含むようにして半導体記憶素子を構成する。 - 特許庁

The memory cell MC has a triple well structure of: a first conductive type upper layer well PWEL formed on a second conductive type depth layer well DNWL; a second conductive type annular upper layer well NWEL1 surrounding it; and a first conductive type upper layer well and uppermost layer impurity regions (P, N) formed on the second conductive type annular upper layer well.例文帳に追加

メモリセルＭＣは、第２導電型の深層ウェルＤＮＷＬ上に形成された第１導電型の表層ウェルＰＷＥＬ及びそれを囲む第２導電型の環状表層ウェルＮＷＥＬ１と、第１導電型の表層ウェル及び第２導電型の環状表層ウェルに形成された最表層不純物領域（Ｐ，Ｎ）とのトリプルウェル構造を有する。 - 特許庁

The nonvolatile memory card has a NAND type EEPROM 11 having a cell array of electrically rewritable nonvolatile memory cells arranged repeatedly in row and column directions, test information 18 stored in a predetermined address of the NAND type EEPROM 11, and a controller 12 for testing the NAND type EEPROM 11 according to the test information 18.例文帳に追加

本発明の不揮発性メモリカードは、電気的に書き換え可能な不揮発性メモリセルが行および列方向に繰り返し配置されたセルアレイを有するＮＡＮＤ型ＥＥＰＲＯＭ１１と、ＮＡＮＤ型ＥＥＰＲＯＭ１１の所定のアドレスに格納されたテスト情報１８と、テスト情報１８に基づいて、ＮＡＮＤ型ＥＥＰＲＯＭ１１をテストするコントローラ１２を有する。 - 特許庁

To provide a ferroelectric memory device where the deterioration of polarization characteristic is prevented, and a square hysteresis shape can be obtained, and to provide its manufacturing method, a matrix type ferroelectric substance memory device and its manufacturing method.例文帳に追加

分極特性の劣化を防ぎ、角型のヒステリシス形状を持つことが、可能な強誘電体メモリ装置およびその製造方法、並びに、マトリクス型強誘電体メモリ装置およびその製造方法を提供することである。 - 特許庁

Conductive lines (26a and 26b) in the same wiring layer as intrinsic wiring of a flash memory cell transistor are disposed so as to extend in a direction crossing gate electrode wiring (21a and 21c) constituting a storage node of the latch type memory cell.例文帳に追加

ラッチ型メモリセルの記憶ノードを構成するゲート電極配線（２１ａ，２１ｃ）と交差する方向に、フラッシュメモリセルトランジスタの固有の配線と同一配線層の導電線（２６ａ，２６ｂ）を連続的に延在させて配置する。 - 特許庁

The semiconductor storage circuit 100 includes a memory cell array 110 that has plural multi-bit-type memory cells, multiplexers 120 including two multiplexers MUX0 and MUX1, and sense amplifiers 130 including two sense amplifiers SA0 and SA1.例文帳に追加

半導体記憶回路１００は、マルチビット型のメモリセルを複数備えたメモリセルアレイ１１０、ＭＵＸ０とＭＵＸ１の２つのマルチプレクサを含むマルチプレクサ１２０、ＳＡ０とＳＡ１の２つのセンスアンプを含むセンスアンプ１３０で構成される。 - 特許庁

To prevent degradation of performance caused by occurrence of trap and defect due to movement of electrons in a tunnel oxide film with respect to an AND type flash memory in which memory cells consisting of nMOS transistors are arranged in (m) rows and (n) columns.例文帳に追加

ｎ型のＭＯＳトランジスタからなるメモリセルがｍ行ｎ列に配列されているＡＮＤ型フラッシュメモリにおいて、電子の移動によりトンネル酸化膜にトラップや欠陥が発生して性能が低下することを防止する。 - 特許庁

RECORDING METHOD FOR HIERARCHICAL BUFFER MEMORY AND HIERARCHICAL BUFFER MEMORY STRUCTURE AND DATA REPRODUCTION METHOD AND DEVICE THEREFOR AND VIDEO DATA EDITION SYSTEM AND COMPUTER READABLE RECORDING MEDIUM AND SYSTEM ON CHIP TYPE INTEGRATED DEVICE例文帳に追加

階層型バッファメモリの記録方法および階層型バッファメモリ構造およびデータ再生方法およびデータ再生装置およびビデオデータ編集システムおよびコンピュータ読み取り可能な記録媒体およびシステム・オン・チップ型集積装置 - 特許庁

The physical format processing is automatically started when the memory medium 7 not subjected to the physical format processing is set in the medium exchange type memory device 7 and therefore an effect of drastically reducing the labor of a user is obtained.例文帳に追加

媒体交換型記憶装置６に物理フォーマット処理がされていない記憶媒体７がセットされているときには、自動的に物理フォーマット処理を開始するので、ユーザの手間が大幅に軽減されるという効果を得る。 - 特許庁

To provide an MCP-type semiconductor memory device including a plurality of memory chips, which can be easily designed and manufactured and is equipped with a failed-cell repair function allowing minimization of an increase in chip area.例文帳に追加

複数のメモリチップを含むＭＣＰ型半導体メモリ装置において、設計および製造が容易であり且つチップ面積の増大を極力抑えることができる不良セル救済機能を備えた半導体メモリ装置を提供する。 - 特許庁

In the method for deleting the data from the NAND type nonvolatile memory, the charges stored in a charge accumulating layer of the nonvolatile memory element are released by applying potentials to a bit line, a source line and a control gate.例文帳に追加

ＮＡＮＤ型不揮発性メモリにおけるデータの消去方法において、不揮発性メモリ素子における電荷蓄積層に格納された電荷の放出について、ビット線、ソース線、及び制御ゲートに電位を印加することにより行う。 - 特許庁

To provide a microcomputer of a type mixedly mounting non-volatile memory and a non-volatile memory writing method capable of shortening the written program verification period and reducing the size of a RAM necessary for writing.例文帳に追加

本発明は、書き込みプログラムの検証期間の短縮化及び書き込みに必要なＲＡＭのサイズの低減化を図ることができる不揮発メモリ混載型マイクロコンピュータ及び不揮発メモリ書き込み方法を提供することを課題とする。 - 特許庁

A pattern generation control part 2 reads pattern generation information from a pattern generation information memory 4, and generates a pattern type, a PROG (program) memory address and a PRBS (Pseudo Random Binary Sequence) pattern information from the designation of a pattern in the pattern generation information and the length of the pattern.例文帳に追加

パターン発生制御部２は、パターン発生情報メモリ４からパターン発生情報を読み出して、パターン発生情報内のパターンの指定とパターンの長さからパターンタイプとPROGメモリアドレスとPRBSパターン情報を生成する。 - 特許庁

The AP server 12 comprises a memory 26, a data processing section 22 for commanding the DB server 14 to read data, and a data compression section 24 for converting the data transmitted from the DB server 14 into data of a tree structure including reference type data and storing it in the memory 26.例文帳に追加

APサーバ12は、メモリ26と、DBサーバ14に対しデータの読み出しを指令するデータ処理部22と、DBサーバ14から送信されたデータを参照型データを含む木構造のデータに変換し、メモリ26に格納するデータ圧縮部24を備える。 - 特許庁

To provide a multipage reading method for a NAND type flash memory device having a multiplane structure which can simultaneously read a cell connected to an even bit line and a memory cell connected to an odd bit line in one page.例文帳に追加

一つのページ内のイブンビットラインに接続されたセルとオッドビットラインに連結されたメモリセルとを同時に読み出しすることが可能な、マルチプレーン構造を有するＮＡＮＤ型フラッシュメモリ装置のマルチページ読み出し方法の提供。 - 特許庁

To provide an image processing device and its parameter processing method, capable of automatically processing an optimal or similar job memory based on a job parameter to be set by a user or paper quality in a tray in a parameter setting type job memory.例文帳に追加

パラメータ設定型のジョブメモリにおいて、ユーザが設定するジョブパラメータ若しくはトレイの紙質を元に最適または類似のジョブメモリを自動的に処理することが可能な画像処理装置およびそのパラメータ処理方法を提供する。 - 特許庁

When the cache memory is abnormal, write access to each of the volumes 6A and 6B is processed in the preliminarily selected system between a write-through method shown in figure (b) and a non-redundant memory type write-after method as shown in figure (c).例文帳に追加

キャッシュメモリに異常が生じた場合は、図１（ｂ）に示すライトスルー方式または図１（ｃ）に示す非冗長記憶型ライトアフター方式のうち、事前に選択されている方式で、各ボリューム６Ａ，６Ｂへのライトアクセスを処理する。 - 特許庁

The determination part 47 compares the type of the table written in the previous selection table memory 45 with that written in the following selection table memory 46 for determining whether a change to a table having the same pay-out ratio is carried out or not.例文帳に追加

判定部４７は、先行選択テーブルメモリ４５に書き込まれたテーブルの種類と、後続選択テーブルメモリ４６に書き込まれたテーブルの種類とを比較し、ペイアウト率が同一のテーブルに切り替えられたか否かを判定する。 - 特許庁

A write bit line WBL and a read bit line RBL are separately disposed in a memory cell MC, and a source line SL to which the memory cell is connected is constituted of the source impurity area 3 of the same conductive type as that of a substrate area.例文帳に追加

メモリセル（ＭＣ）に対し、書込ビット線（ＷＢＬ）および読出ビット線（ＲＢＬ）をそれぞれ別々に設け、またメモリセルの接続するソース線（ＳＬ）を、基板領域と同一導電型のソース不純物領域（３）で形成する。 - 特許庁

To provide a mobile terminal device and a memory management method for acquiring information desired by a user without losing the information due to capacity over of a memory even if advertizement information has been delivered in a push-based method from broadcast-type media.例文帳に追加

放送型メディアから広告情報がプッシュ型で配信されたとしても、メモリの容量オーバーで失うことなく、ユーザの欲する情報を獲得することができる携帯端末装置及びメモリ管理方法を提供すること。 - 特許庁

The storage cell for the memory element and the phase change type memory element have a first phase change substance pattern 107a', and a high resistance phase change substance pattern 109a' formed on the first phase change substance pattern 107a'.例文帳に追加

記憶素子のための貯蔵セル、ならびに相変化記憶素子は、第１相変化物質パターン１０７ａ’と、第１相変化物質パターン１０７ａ’上に形成された高抵抗相変化物質パターン１０９ａ’とを備える。 - 特許庁

Data writing is carried out by changing writing conditions by a writing condition setting circuit (5) after reading written data under control of a writing control circuit (4) at the time of the data writing of a variable resistive element type memory cell (M) of a memory cell array (1).例文帳に追加

メモリセルアレイ（１）の可変抵抗素子型メモリセル（Ｍ）のデータの書込時、書込制御回路（４）の制御の下に書込データを読出した後、書込条件設定回路（５）により書込条件を変更してデータの書込を実行する。 - 特許庁

To provide an MONOS (Metal-Oxide-Nitride-Oxide-Semiconductor) type nonvolatile semiconductor memory device of a source side injection (SSI) method, in which a memory cell structure is simplified for easy manufacturing and the number of voltages applied at operation is reduced for easy control.例文帳に追加

ソースサイド注入（ＳＳＩ）方式のＭＯＮＯＳ（Metal-Oxide-Nitride-Oxide Semiconductor）型不揮発性半導体メモリ装置において、メモリセル構造を単純化して製造を容易にし、更に、動作時に印加する電圧の数を減らして制御を容易にする。 - 特許庁

Since the source lines are arrange independently, corresponding to the unit memory cell arrays and driven independently by the word line driver, drive load of the source line can be reduced by the NAND-type flash memory device, using low power source voltage.例文帳に追加

ソースラインが単位メモリセルアレイに対応して独立的に配置され、ワードラインドライバによって独立的に駆動されるので、低電源電圧を採択するＮＡＮＤ型フラッシュメモリ装置で、ソースラインの駆動負荷を減少させ得る。 - 特許庁

To provide a forming method for a resistance-change type memory device by which a forming operation can be finished in a short period of time and a highly reliable memory operation can be performed by applying the voltage of appropriate extend to a variable resistance element during the forming operation of the variable resistance element, and to provide the resistance-change type memoy device.例文帳に追加

可変抵抗素子のフォーミングの動作時に、可変抵抗素子に適切な大きさの電圧を印加することにより短時間でフォーミングの動作を終了し、高信頼性のメモリ動作を可能とする抵抗変化型メモリ装置のフォーミング方法および抵抗変化型メモリ装置を提供する。 - 特許庁

This timing generator 9 for the electronic imaging sensor 1 includes one or more of memory base table(s) for controlling timing events generated in one or more of different type(s) of imaging sensor line(s), and one or more of memory base table(s) for controlling timing events generated in one or more of different type(s) of imaging sensor frame(s).例文帳に追加

電子イメージングセンサ１のためのタイミングジェネレータ９は、一つ以上の異なるタイプのイメージセンサラインの中で発生するタイミング事象を制御するための一つ以上のメモリベーステーブルと、一つ以上の異なるタイプのイメージセンサフレームの中で発生するタイミング事象を制御するための一つ以上のメモリベーステーブルとを含む。 - 特許庁

Then, whether a control program is being stored in the SDRAM is decided, based on the instruction program (114); and when data are not stored in the predetermined address of the SDRAM, the read signal is outputted to the NAND-type flash memory, and the control program or the control data are transferred from the NAND-type flash memory to the SDRAM (116).例文帳に追加

そして、命令プログラムに基づいて、ＳＤＲＡＭに制御プログラムが記憶されているか否かを判定し（１１４）、ＳＤＲＡＭの所定のアドレスにデータが記憶されていないと、ＮＡＮＤ型フラッシュメモリへ読出し信号を出力し、制御プログラムや制御データをＮＡＮＤ型フラッシュメモリからＳＤＲＡＭへ転送する（１１６）。 - 特許庁

This video camera is equipped with an image memory 7, a memory control arithmetic circuit 8, and a CCD driving circuit 11 to which a stroboscopic light emission signal is inputted in addition to a lens 1, a two-line mixed read type CCD 2 which uses a complementary color type color filter, 1st and 2nd signal processing circuits 3 and 6, and a synchronizing signal generating circuit 4.例文帳に追加

このビデオカメラは、レンズ１、補色型カラーフィルタを用いた２ライン混合読み出し方式のＣＣＤ２、第１、第２の信号処理回路３、６、同期信号発生回路４とともに、画像メモリ７、メモリ制御演算回路８、及びストロボ発光信号１０が入力されるＣＣＤ駆動回路１１を備えている。 - 特許庁

A server device 3 determines a data amount corresponding to a type of data which is executed in response to a request from a client 2, on the basis of used memory amount information 3b showing a data amount which is calculated from an execution history of data for each type of data which the client 2 acquires, and allocates the determined data amount to memory 3a.例文帳に追加

サーバ装置３は、クライアント２が取得するデータの種類ごとにデータの実行履歴から算出したデータ量を表す使用メモリ量情報３ｂから、クライアント２からの要求に応じて実行するデータの種類に対応するデータ量を特定し、特定したデータ量をメモリ３ａに割り当てるようにした。 - 特許庁

A program starting device is provided with a boot controller 16 so as to perform direct operation from the NAND type flash memory 18 from which internal data can be read only sequentially, and a boot program of the NAND type flash memory 18 previously recorded on the basis of an instruction of the CPU 10 can be read from a start address after resetting the CPU 10.例文帳に追加

内部のデータをシーケンシャルにしか読み出せないＮＡＮＤ型フラッシュメモリ１８からは直接動作させるために、ブートコントローラ１６を設け、ＣＰＵ１０のリセット後の起動アドレスからＣＰＵ１０の命令に基づき予め記録されたＮＡＮＤ型フラッシュメモリ１８のブートプログラムを読み出せるようにする。 - 特許庁

A control unit 10 formats a NAND type flash memory 12 in a form suited to the DVD 30 when imaged moving image data is stored in the DVD 30, and formats the NAND type flash memory 12 in a form suited to the SD card 40 when imaged still image data is stored in the SD card 40.例文帳に追加

制御部１０は、撮像した動画データをＤＶＤ３０に記憶する場合、ＮＡＮＤ型フラッシュメモリ１２をＤＶＤ３０に適合した形式でフォーマットし、撮像した静止画データをＳＤカード４０に記憶する場合、ＮＡＮＤ型フラッシュメモリ１２をＳＤカード４０に適合した形式でフォーマットする。 - 特許庁

Respective programmable elements are constituted of depletion type transistors D100, D101 being same as memory cells of a mask ROM apparatus, the depletion type transistors are programmed in a first program state of a conduction state in an ion injection process for memory cells of the mask ROM apparatus or in a second program state of a non-conduction state.例文帳に追加

プログラム可能な素子の各々はマスクＲＯＭ装置のメモリセルと同一の空乏型トランジスタＤ１００，Ｄ１０１で構成され、空乏型トランジスタはマスクＲＯＭ装置のメモリセルに対するイオン注入工程で導通状態の第１プログラム状態又は非導通状態の第２プログラム状態にプログラムされる。 - 特許庁

A mask ROM 4 is provided with areas 41 to 44 in which a first operating system to make access to an AND type flash memory 5 and a first driver, etc., are stored and the AND type flash memory 5 is provided with areas 51 to 53 in which a second operating system used when a graphic operation panel is normally operated and other systems are stored.例文帳に追加

マスクＲＯＭ４は、ＡＮＤ型フラッシュメモリ５へアクセスするための第１オペレーティングシステムや第１ドライバなどが格納された領域４１〜４４を備えており、ＡＮＤ型フラッシュメモリ５は、グラフィック操作パネルが通常動作する際の第２オペレーティングシステムなどが格納された領域５１〜５３を備えている。 - 特許庁

In this compiler for generating an object code by statically securing a memory region for declared variables, when the values of the variables are smaller than the type-declared size as the result of executing a program, a memory region whose size is smaller than the type-declared size is secured so that an object file can be generated.例文帳に追加

宣言された変数に対して、静的にメモリ領域を確保してオブジェクトコードを生成するコンパイラにおいて、変数の値が、プログラムを実行した結果、型宣言されたサイズより小さい値しか持ち得ない場合に、型宣言されたサイズより小さいメモリ領域を確保してオブジェクトファイルを生成する。 - 特許庁

In case where the image data are of VRAM type (Step S12: Yes), the image data are stored in the VRAM, and in case where they are of a main memory type (Step S12: No), the image data are stored in the main memory transmitting only the lines of the pattern image needed to be displayed to the VRAM.例文帳に追加

画像データは、所定の高さを１ラインとしたラインで管理し、画像データがＶＲＡＭ型の場合（ステップＳ１２：Ｙｅｓ）は、画像データをＶＲＡＭに格納し、メインメモリ型の場合（ステップＳ１２：Ｎｏ）は、画像データをメインメモリに格納するとともに、表示に必要なパターン画像のラインのみＶＲＡＭに転送する。 - 特許庁

Between a punch-through stopper layer 7 and an n-type semiconductor region 2D forming a drain of a memory cell MC, an n- type semiconductor region 8 whose impurity concentration is substantially lower than the n-type semiconductor region 2D is provided, to relax the electric field at a junction of the punch-through stopper layer 7.例文帳に追加

メモリセルＭＣのドレインを形成するｎ型半導体領域２Ｄとパンチスルーストッパ層７との間に、ｎ型半導体領域２Ｄより実質的に不純物濃度の低いｎ^-型半導体領域８を設けることにより、パンチスルーストッパ層７の接合部の電界を緩和させる。 - 特許庁