「arithmetic codes」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The correlation arithmetic results are sequentially stored in prescribed addresses of a random access memory 31, arithmetic circuits 32, 33 read the stored data and process the data to apply correlation arithmetic operations to division codes A, B and a filter output is obtained on the basis of the arithmetic results.例文帳に追加

この相関演算結果をランダムアクセスメモリ３１の所定番地に順次記憶し、記憶データを読み出して演算回路３２，３３で処理して、分割符号Ａ及びＢとの相関演算を行い、これら演算結果に基づいてフィルタ出力を得る。 - 特許庁

To provide a signal processing system for an error correction decoder decoding turbo codes that reduces the arithmetic processing amount without deteriorating decoding arithmetic accuracy.例文帳に追加

ターボ符号の復号を行う誤り訂正復号器に関して，復号演算精度を低下させることなく，演算処理量を削減した信号処理方式の提供を図る。 - 特許庁

A convolution coder 201 for external codes applies convolution arithmetic operation to received data at a coding rate of 2/3 and outputs the result of the arithmetic operation to an interleaver 202.例文帳に追加

外符号を行う畳み込み符号化器２０１は、入力されるデータに対して、符号化率が２／３の畳み込み演算を行い、演算結果をインタリーバ２０２に出力する。 - 特許庁

A normal arithmetic processing with the calculator is performed by recognizing this voice input, converting the input into specified codes corresponding to the numerals, the signs and the currencies and transmitting it to the arithmetic part.例文帳に追加

この音声入力を認識して、数字、記号、通貨に対応した特定のコードに変換して演算部に送り、電卓での通常の演算処理を行う。 - 特許庁

To solve the problem of a conventional error correction decoding technology that wiring between an arithmetic intermediate value storage location and arithmetic elements and address control in a decoding circuit configuration for LDPC codes with a long code length are complicated because the arithmetic intermediate value storage location for repetitive decode arithmetic processing is fixed by each variable.例文帳に追加

従来の誤り訂正復号技術は、繰り返し復号演算処理の演算中間値保存場所が変数毎に固定されているため、長い符号長のＬＤＰＣ符号の復号回路構成は、演算中間値保存場所と演算素子との配線およびアドレス制御が複雑になる。 - 特許庁

To provide an encoding method whereby only arithmetic operations of polynomials are used for encoding QC codes to simplify an encoding apparatus.例文帳に追加

ＱＣ符号の符号化を多項式の演算のみによって行い、符号化装置の簡略化を図れる符号化方法を提供する。 - 特許庁

A spread code holding section 13 sequentially holds the divided spread codes generated by the spread code generating section 19 in accordance with the arithmetic rate.例文帳に追加

拡散コード保持部１３は、該演算レートに従って、拡散コード発生部１９で発生された分割拡散コードを順次に保持する。 - 特許庁

A check node calculator 171 carries out a check node arithmetic operation for decoding LDPC codes and including arithmetic operations of a nonlinear function ϕ(x) and an inverse function ϕ^-1(x) of the nonlinear function.例文帳に追加

チェックノード計算器１７１は、LDPC符号の復号のためのチェックノード演算であって、非線形関数φ(x)の演算および非線形関数の逆関数φ^-1(x)の演算を含むチェックノード演算を行う。 - 特許庁

The convolution coder 203 for inner codes applies convolution arithmetic operation to the data from the interleaver 202, at a coding rate of 1(=3/3) and outputs the result of arithmetic operation to a multi- valued modulation mapping circuit 204.例文帳に追加

内符号を行う畳み込み符号化器２０３は、インタリーバ２０２からのデータに対して、符号化率が１（＝３／３）の畳み込み演算を行い、演算結果を多値変調マッピング回路２０４に出力する。 - 特許庁

The arithmetic coding/decoding unit 102 inputs arithmetically coded image data and outputs a code stream being binarized only by decoding arithmetic codes of the arithmetically coded image data.例文帳に追加

算術符号復号部１０２は、算術符号化された画像データを入力し、この算術符号化された画像データの算術符号の復号化のみで２値化された状態の符号列を出力する。 - 特許庁

A filter processing by a sampling and an addition and a correlation arithmetic operation are enabled by CI filter processings (701 and 702) based on the CI codes.例文帳に追加

ＣＩ符号に基づくＣＩフィルタ処理（７０１，７０２）によって、サンプリングおよび加法によるフィルタ処理および相関演算を可能にする。 - 特許庁

To increase decoding precision in data with respect to interference between codes in a system, using a hologram recording/reproducing technique, and to improve arithmetic processing efficiency.例文帳に追加

ホログラム記録再生技術を用いたシステムにおける符号間干渉に対してデータの復号精度の向上、演算処理効率を改善を図る。 - 特許庁

If the termination condition is not satisfied, an arithmetic operation on the set of locational codes is performed to directly index a next cell to be tested.例文帳に追加

終了条件が満たされていないときは、判定される次のセルを直接インデックス付けするために、位置コードの組に算術オペレーションが実行される。 - 特許庁

An arithmetic processor 1 is capable of designating a memory access mode on the host side of an address designation field in the instruction codes of a load instruction and a store instruction.例文帳に追加

演算処理装置１は、ロード命令およびストア命令の命令コード中、アドレス指定フィールドの上位側において、メモリアクセスモードを指定可能である。 - 特許庁

An instruction submemory 13 as a storage means of small capacity is provided between an expansion circuit 12 and an arithmetic part 14, instruction codes successively outputted from an instruction memory 11 are expanded by the expansion circuit 12 and stored in the instruction submemory 13 beforehand, and the arithmetic part 14 reads the instruction codes out of the instruction submemory 13.例文帳に追加

伸張回路１２と演算部１４との間に小容量の記憶手段としての命令サブメモリ１３を備え、命令メモリ１１から順次出力された命令コードをあらかじめ伸張回路１２により伸張して命令サブメモリ１３に格納しておき、演算部１４は、命令コードを命令サブメモリ１３から読み出す。 - 特許庁

To provide an arithmetic encoder/decoder and an arithmetic encoding/ decoding method with immunity to a bit error as well as provision of a compression function by using many more segments to generate codes with a prescribed length while suppressing increase in the complexity.例文帳に追加

複雑度の増加を抑えてより多くのセグメントで所定の長さに符号を形成し、圧縮機能のみならずビットエラーに対する耐性を備えた算術符号化／復号化装置、算術符号化／復号化方法を提供する。 - 特許庁

Independent digital data signals Di and Dq are spread and modulated in multipliers 11 and 12 by first spreading codes Ci and Cq, and spread and modulated signals 41 and 42 are inputted to a complex QPSK operation part 13 and subjected to complex QPSK arithmetic operation by second spreading codes Si and Sq.例文帳に追加

独立なデジタルデータ信号Di、Dqは、第１の拡散符号Ci、Cqとの間で乗算器１１、１２により拡散変調され、拡散変調信号４１、４２は複素QPSK演算部１３に入力され、第２の拡散符号Si、Sqとの間で複素QPSK演算される。 - 特許庁

To achieve smooth special reproduction similar to special reproduction of a conventional moving picture signal using no arithmetic codes even when a moving picture stream is decoded for the special reproduction such as double-speed reproduction and inverse reproduction based upon an encoding standard using a variable-length encoding tool using arithmetic codes such as CABAC of the H.264 standard.例文帳に追加

Ｈ．２６４規格のＣＡＢＡＣなど算術符号を利用する可変長符号化ツールを用いた符号化規格において、倍速再生や逆再生などの特殊再生のために動画像ストリームを復号する場合にも、算術符号を用いない従来の動画像信号についての特殊再生と同様に、滑らかな特殊再生を実現する。 - 特許庁

The signal 41, 42 are given to a complex QPSK arithmetic section 13, which applies complex OPSK arithmetic operation between the signals 41, 42 and 2nd spread codes Si, Sq generated by spread code generators 33, 34, and LPF 18-21 filter the resultant signals.例文帳に追加

信号４１，４２は、複素ＱＰＳＫ演算部１３に入力され、拡散符号生成器３３，３４で生成された第２の拡散符号Ｓｉ，Ｓｑとの間で複素ＱＰＳＫ演算が実行され、ＬＦＰ１８〜２１によりフィルタリングされる。 - 特許庁

To provide a CRC code arithmetic circuit and a CRC code operating method which suppress the number of used CRC code arithmetic circuits and operate CRC codes from 4n-byte parallel data inputted as variable length data.例文帳に追加

本発明の課題は、ＣＲＣ符号演算回路の使用個数を抑えて、可変長データとして入力される４^nバイトパラレルデータからＣＲＣ符号を演算するＣＲＣ符号演算回路、及びＣＲＣ符号演算方法を提供することである。 - 特許庁

Based on the code strings, an ID generating section 123 in the telephone body 100 and an ID generating section 221 in a battery pack 200 generate ID codes by the same arithmetic processing.例文帳に追加

この符号列に基づき電話機本体１００のＩＤ生成部１２３及びバッテリパック２００のＩＤ生成部２２１では、同一の演算処理にてＩＤ符号を生成する。 - 特許庁

A low pass rate control part 17 controls a rate so that code quantity of arithmetic codes D16 in all code blocks in the low pass sub-band becomes less than prescribed target code quantity.例文帳に追加

低域レート制御部１７は、この低域サブバンド内の全コードブロックにおける算術符号Ｄ１６の符号量が所定の目標符号量未満となるようにレート制御を行う。 - 特許庁

In a moving picture decoding device employing an encoding standard for a stream form including arithmetic codes, a class I variable-length decoding means vld1 generates class I stream data in advance by applying class I variable-length decoding processing including arithmetic decoding processing to input stream data.例文帳に追加

算術符号を含んだストリーム形式の符号化規格の動画像復号化装置において、予め、第１種可変長復号化手段ｖｌｄ１が入力ストリームデータに対して、算術復号化処理を含む第１種可変長復号化処理を施して第１種ストリームデータを生成する。 - 特許庁

When an employee A inputs a unique personal code P(A) to carry out initializing process, the IC card therein executes arithmetic operations, based on a prescribed algorithm using the codes P(A), G(A), and stores data uniquely obtained from the arithmetic operations as encryption key information K(A).例文帳に追加

社員甲が、固有の個人コードＰ（甲）を入力して初期化プロセスを行うと、ＩＣカード内部において、Ｐ（甲）とＧ（Ａ）を用いた所定のアルゴリズムに基づく演算が行われ、当該演算により一義的に求まるデータが、暗号用鍵情報Ｋ（甲）としてＩＣカードに格納される。 - 特許庁

To obtain a pseudo-random number by generating a time series of logistic maps dominated uniquely to an initial value by making calculations through fixed-point arithmetic and to use the pseudo-random number as a PN signal of stream codes.例文帳に追加

初期値に固有に支配されるロジスティックマップのタイムシリーズを固定小数点演算で計算を実行して生成し、擬似乱数を取得し、ストリーム暗号のＰＮ信号として利用する。 - 特許庁

The information of the scramble codes is fed to a scramble code generating circuit 28, which generates a scramble code CODE corresponding to the information of each scramble code and gives it to a correlation arithmetic circuit 24.例文帳に追加

スクランブルコード生成回路２８にこれらのスクランブルコードの情報を供給し、各スクランブルコードの情報に対応するスクランブルコードＣＯＤＥを生成して相関演算回路２４に供給する。 - 特許庁

To reduce a time required to capture the synchronization by decreasing an arithmetic quantity required to identify a search code group and to detect a frame timing through flexible provision for a change in number of scrambling codes.例文帳に追加

スクランブリングコード数の変化に柔軟に対応し、サーチコードグループの同定およびフレームタイミングの検出に要する演算量を減少させることで同期捕捉に要する時間を短縮すること。 - 特許庁

A multiplication section 15 and an addition section 17 calculate the sum of the products between the received data, held in the shift register section 11 and the divided spread codes held by the spread code holding section 13 in accordance with the arithmetic rate.例文帳に追加

乗算部１５及び加算部１７は、該演算レートに従って、シフトレジスタ部１１で保持されている受信データと、拡散コード保持部１３で保持されている分割拡散コードとの積和演算を実行する。 - 特許庁

The image coding unit uses reference image data of the adjacent sub macroblocks according to the prediction mode determining information, produces true prediction image data by means of an in-frame prediction arithmetic operation, and codes a difference from the coded image data.例文帳に追加

この予測モード決定情報に従って隣接サブマクロブロックの参照画像データを用いて真の予測画像データをフレーム内予測演算により生成して符号化画像データとの差分を符号化する。 - 特許庁

It is thought that in the early daigakuryo, myogyodo, which was the study of Confucian classics, was centered on supplementary subjects: myobodo to teach the Ritsuryo codes and sando to teach arithmetic, added from practical viewpoints. 例文帳に追加

初期の大学寮においては儒学を教える明経道が中心とされ、律令を教える明法道と算術を教える算道が実務的な観点からこれを補う構造であったと考えられている。 - Wikipedia日英京都関連文書対訳コーパス

The digital matched filter 11 includes a reception signal storage section 12 that stores a received signal sample, a spread code generating section 13 that generates known spread codes, and a correlation value arithmetic section 14 that calculates correlation value between the received signal sample and the spread code.例文帳に追加

デジタルマッチトフィルタ１１は、受信信号サンプルを保持する受信信号保持部１２と、既知の拡散符号を生成する拡散符号生成部１３と、受信号サンプルと拡散符号との相関値を算出する相関値演算部１４とを含む。 - 特許庁

A correlation arithmetic section 8 detects the correlation between color components of transform coefficients of orthogonal transform applied to an image, and when the correlation is strong, a correlation degree decision section 9 codes an approximation error resulting from applying similarity approximation to transform coefficients of other color components.例文帳に追加

画像を直交変換してその変換係数の色成分間の相関を相関演算部８で検出し、相関が強い場合には相関度判定部９で他の色成分の変換係数から相似近似し、近似誤差を符号化する。 - 特許庁

The logical arithmetic operation is performed by combining the attribute codes included in the communication request made by one of communication terminals to obtain a predetermined communication address, and a communication path between the communication terminal with the same address and the communication request origin terminal is set.例文帳に追加

通信端末の１つから為された通信要求に含まれる属性コードの組み合わせにより上記の論理演算を行って所定の通信アドレスを求め、同アドレスの通信端末と通信要求元端末との間の通信路を設定する。 - 特許庁

This parallel processor 100 is provided with plural computing elements 40a-40f, reads command codes from a memory 110 by the unit of the command group, and actuating the computing elements 40a-40f in parallel based on the read command code to make an arithmetic process.例文帳に追加

並列演算処理プロセッサ１００は、複数の演算器４０ａ〜４０ｆを備え、命令グループ単位で、命令コードをメモリ１１０から読み出し、読み出した命令コードに基づいて各演算器４０ａ〜４０ｆを並列に動作させることにより演算処理を行う。 - 特許庁

A plurality of types of attribute code groups are stored in the same database as a hierarchical structure, and the hierarchical structure is configured to specify one or more communication addresses by a logical arithmetic operation through the respective hierarchies of the attribute codes included in each hierarchy.例文帳に追加

同データベースには複数種類の属性コード群が階層構造として記憶されており、当該階層構造は階層毎に含まれる属性コードの各階層を通じた論理演算により１つ以上の通信アドレスを特定する構成となっている。 - 特許庁

To achieve reduction in logic scale and simplification of a logic to be controlled, while latency is small and an operation frequency is high, for a Euclidean arithmetic unit for dual BCH codes in which coding is performed with a multiple Galois field and a lot of word errors are corrected.例文帳に追加

多元のガロア体で符号化され、かつ多くのワード誤りを訂正する二元ＢＣＨ符号用のユークリッド演算ユニットに対して、レイテンシが小さくかつ動作周波数が高い状態で、論理規模削減と制御する論理の簡略化を実現する。 - 特許庁

All key data corresponding to 3-mode escape variable length codes are registered in a VLC hash table 204 and a hash address generating means 203 applies hash arithmetic with a little computational complexity to key data (RUN, LEVEL, LAST) to directly obtain an address of the VLC hash table.例文帳に追加

ＶＬＣハッシュテーブル２０４に３モードエスケープ可変長符号に対応したすべてのキーデータを登録し、ハッシュアドレス生成手段２０３で、キーデータ（ＲＵＮ ，ＬＥＶＥＬ ，ＬＡＳＴ）に演算量の少ないハッシュ演算を施して、ＶＬＣハッシュテーブル２０４のアドレスを直接求める。 - 特許庁

The arithmetic part has computing elements corresponding to the respective instruction codes of different kinds, the input data packet is processed according to that instruction code by any computing element corresponding to this instruction code, the processing result is stored as data in the input data packet, and this input data packet is outputted.例文帳に追加

演算部は、種類の異なる命令コードのそれぞれに対応して演算器を有し、入力データパケットを、その命令コードに対応したいずれかの演算器により、該命令コードに従い処理して、処理結果を該入力データパケットにデータとして格納して、該入力データパケットを出力する。 - 特許庁

A high pass rate control part 18 controls the rate so that code quantity of arithmetic codes D17 in all the code blocks in a sub-band except for the low pass sub-band becomes less than code quantity obtained by subtracting code quantity D18 which is actually generated in the low-pass sub-band from target code quantity, namely, final target code quantity.例文帳に追加

高域レート制御部１８は、低域サブバンド以外のサブバンド内の全コードブロックの算術符号Ｄ１７の符号量が目標符号量、すなわち最終的な目標符号量から低域サブバンドにおいて実際に発生した符号量Ｄ１８を減じた符号量未満となるようにレート制御を行う。 - 特許庁

Since a 16-bit code being a basic configuration of a PSC and an SSC generated from a code generating circuit 170 as inverse spread codes has a constant repetitive characteristic in positive bits and negative bits, each of 16-sets of the arithmetic circuits can apply correlation processing to received data respectively deviated by one chip.例文帳に追加

コード発生回路１７０が逆拡散コードとして発生するＰＳＣ及びＳＳＣの基本構成である１６ビットコードは、正極性のビットと負極性のビットとの繰り返し特性が一定であるので、１６個の演算回路それぞれにおいて１チップずらした受信データに対して相関処理を行うことができる。 - 特許庁

It has an input section 1 for collecting codes expressing each roof panel information contained in a building and acquiring information, such as the maximum number of sheets loaded to the transport frame, a result memory section 9 holding the loading sequence prepared by an arithmetic section 2, and an output section 3 for outputting the loading sequence number or the like.例文帳に追加

一つの建築物に含まれる各屋根パネル情報を表現する符号の集合、及び輸送用架台への最大積載枚数等情報を取得する入力部１と、演算部２によって作成された積込順序を保持する結果記憶部９と、積込順序番号等を出力する出力部３とを有している。 - 特許庁

To set other spread code from a spread code generating circuit in a short time in a matched filter where a correlation unit calculates correlation between a circulating spread code sequentially delayed in delay elements connected in a loop and a received spread spectrum code and a multiplexer selects an arithmetic result with all the spread codes and outputs the selected result so as to attain dump while continuously outputting the correlation arithmetic result.例文帳に追加

ループ状に接続された遅延素子１１（０）〜１１（Ｎ＋１）で順次遅延されて循環している拡散符号Ｐ（０）〜Ｐ（Ｎ−１）と受信したスペクトル拡散信号Ｄ_m との相互間の相関を相関器１２（０）〜１２（Ｎ＋１）で演算し、総ての拡散符号との演算結果をマルチプレクサ１５で選択して出力することで、連続して相関演算結果を出力しつつ、ダンプを行えるようにしたマッチトフイルタにおいて、拡散符号発生回路１６からの他の拡散符号を短時間で設定する。 - 特許庁