「cache buffer」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To provide an optical disk reading method for improving reading speed when an optical disk in which a series of data is recorded in a discontinuity physical address is read into a buffer for previous cache processing.例文帳に追加

不連続な物理アドレスに一連のデータが記録された光ディスクを、先読みキャッシュ処理のためにバッファに読み込む際の読み込み速度を改善する光ディスク読み込み方法を提供する。 - 特許庁

A retrieval part 56 retrieves a plurality of texel values corresponding to the plurality of generated texel coordinate values respectively, from a texture cache 50 or from an external texture buffer or the like through a memory interface.例文帳に追加

検索部５６は、生成された複数のテクセル座標値にそれぞれ対応する複数のテクセル値を、テクスチャキャッシュ５０から、またはメモリインターフェイスを介して外部のテクスチャバッファなどから検索する。 - 特許庁

Based on an access request instructed from a user program 1, a file managing part 3 and a buffer cache managing part 4 generate access information for accessing a Flash ROM 7 for the unit of a block.例文帳に追加

ファイル管理部３及びバッファキャッシュ管理部４は、ユーザプログラム１より指示されるアクセス要求に基づいてＦｌａｓｈＲＯＭ７にブロック単位のアクセスを行うためのアクセス情報を生成する。 - 特許庁

A cache device 1 includes: a WAY information buffer 79 wherein WAY information being a selection result of WAY in an instruction which has accessed a cache memory 14 is stored; and a control circuit 80 which controls, during repeated execution of a series of instruction groups, storing processing for storing WAY information in the instruction groups into a WAY information buffer 79 and readout processing for reading out WAY information from the WAY information buffer 79.例文帳に追加

本発明にかかるキャッシュ装置１は、キャッシュメモリ１４へアクセスした命令におけるＷＡＹの選択結果であるＷＡＹ情報を格納するＷＡＹ情報バッファ７９と、一連の命令群が繰り返し実行されている間に、当該命令群におけるＷＡＹ情報をＷＡＹ情報バッファ７９へ格納するための格納処理及びＷＡＹ情報バッファ７９からＷＡＹ情報を読み出すための読み出し処理を制御する制御回路８０と、を備える。 - 特許庁

In a storage device, a write-back processing part 45 secures a parity buffer region 52 on a cache memory 28 to generate new parity at the occurrence of a write-back request of writing back new data on the cache memory 28 in a disk device taking redundant configuration of the RAID 5, and then writes new data and new parity in a corresponding disk device.例文帳に追加

ライトバック処理部４５は、キャッシュメモリ２８上の新データをＲＡＩＤ５の冗長構成をとるディスク装置に書戻す書戻し要求発生時に、キャッシュメモリ２８上にパリティバッファ領域５２を確保して新パリティを生成した後に、新データ及び新パリティを対応するディスク装置に書き込む。 - 特許庁

A virtual VTR 8 functions as a reproducer that uses a cache buffer as a recording medium, is not equal to a general VTR that uses a video tape as a recording medium and operates virtually as a VTR when it is viewed from a local side 6.例文帳に追加

仮想ＶＴＲ８はキャッシュバッファを記録媒体にした再生装置であり、ビデオテープを記録媒体にした一般的なＶＴＲではなく、ローカル側６から見た場合に仮想的にＶＴＲのように動作する。 - 特許庁

In the case of fetching the instruction stored in the instruction buffer 13 by the CPU core, the access cycle is guaranteed and the operation of the instruction cache is not performed, so that the power efficiency can be improved.例文帳に追加

したがって、ＣＰＵコアが命令バッファ１３に格納された命令をフェッチする場合にはアクセスサイクルが保証されると共に、命令キャッシュの動作が行なわれないので電力効率を向上させることが可能となる。 - 特許庁

The instruction controller 10 decides whether or not there is free space in an instruction buffer storing instruction fetch data received from an L1 cache memory storing frequently used data that are stored in a main memory.例文帳に追加

開示する命令制御装置は、メインメモリに記憶されるデータのうち利用頻度の高いデータを記憶するＬ１キャッシュメモリから受信した命令フェッチデータを保存する命令バッファに空きがあるか否かを判定する。 - 特許庁

A memory transfer routine detection circuit 12 inspects the instruction code and operand code of an instruction sequence stored in an instruction buffer 11, then, detects the combination of instructions expressing data transfer processing in a data cache 29.例文帳に追加

メモリ転送ルーチン検出回路１２は、命令バッファ１１に格納された命令列の命令コード及びオペランドコードを検査することにより、データキャッシュ２９内でのデータ転送処理を表す命令の組合せを検出する。 - 特許庁

An arbiter circuit 50 for arbitrating accesses from the processors 10 and 20 is connected to the cache system 30 and the buffer system 40, and a flash memory 60 for storing programs and data is connected to the arbiter circuit 50.例文帳に追加

キャッシュ・システム３０及びバッファ・システム４０には、プロセッサ１０，２０からのアクセスを調停するアービタ回路５０が接続され、このアービタ回路５０に、プログラムとデータを格納するFlashメモリ６０が接続されている。 - 特許庁

To provide a data consistency control system which, while simplifying data consistency control, eliminates the need for a cache agent to have a buffer of sufficiently large size to prevent deadlock, and a data consistency control method.例文帳に追加

データ一貫性制御を単純なものとしつつ、キャッシュエージェントにデッドロックを防止するための十分大きなサイズのバッファを持つ必要のないデータ一貫性制御システム及びデータ一貫性制御方法を提供する。 - 特許庁

Accordingly, the security protection mode (third level of privilege) constructed by an unaggressive method is provided on a processor system 10 including a processor core, a command and data cache, a write buffer and a memory management unit.例文帳に追加

この様に、プロセッサ・コア、命令およびデータ・キャッシュ、書き込みバッファおよびメモリ管理ユニットを含むプロセッサ・システム（１０）上に、非侵略的な方法で構築された機密保護モード（特権の第３レベル）が具備される。 - 特許庁

Among the video image data v2 recorded in the cache memory 3, only the video image data of a frame coping with a set reproduction speed is transmitted into a buffer memory 4 and is recorded as a video image data v3 with an order for reproduction.例文帳に追加

キャッシュメモリ３に記録されている映像データｖ２のうち、設定された再生速度に対応するフレームの映像データのみがバッファメモリ４に転送され、再生用の順序で映像データｖ３として記録される。 - 特許庁

Reference image signals in the searching range are read from the cache memory 100 and written in a reference image buffer 407 to be used for searching the motion vector, and the reference image signals of blocks at positions ahead by the prescribed number of blocks in a raster order from the center block of a searching range are read from a reference image frame memory 405 and written in the cache memory 100.例文帳に追加

キャッシュメモリ１００から探索範囲の参照画像信号を読み出して参照画像バッファ４０７に書き込み、動きベクトル探索に供すると共に、探索範囲の中心ブロックからラスタ順で所定のブロック数だけ先行した位置のブロックの参照画像信号を参照画像フレームメモリ４０５から読み出してキャッシュメモリ１００に書き込む。 - 特許庁

This ROM patching device includes (1) a patch buffer for storing a first replacement cache line containing a first new instruction suitable for replacing at least a portion of the codes in the ROM, (2) a lockable cache, and (3) a core processor logic operable to read from an associated memory a patch table containing a first table entry.例文帳に追加

本発明に基づくＲＯＭパッチング装置は、（１）ＲＯＭ内のコードの少なくとも一部を置換するのに適した第一新命令を包含する第一置換キャッシュラインを格納するパッチバッファ、（２）ロック可能なキャッシュ、（３）第一テーブルエントリを包含するパッチテーブルを関連するメモリから読取るべく動作可能なコアプロセッサ論理を有している。 - 特許庁

The data processing apparatus 1 includes: a plurality of computing units 11, 21, 31, and 41: the plurality of primary caches 12, 22, 32 and 42; a secondary cache 50; and a plurality of successively and continuously connected buffer caches 13, 23, 33, and 43.例文帳に追加

本発明のデータ処理装置１は、複数の演算器１１、２１、３２、４１と、複数の１次キャッシュ１２、２２、３２、４２と、２次キャッシュ５０と、順次連続的に接続された複数のバッファキャッシュ１３、２３、３３、４３とを備えている。 - 特許庁

In the disk array device 21 in the secondary site 2, a reception means 2111 receives transferred packed data into a reception buffer 2113, and a copy means 2112 multiply copies the update data in packed data into a cache 212 in the order of packing.例文帳に追加

セカンダリサイト２のディスクアレイ装置２１では、受信手段２１１１が転送されてきたパッキングデータを受信バッファ２１１３に受信し、コピー手段２１１２がパッキングデータ内の更新データをパッキング順に１多重でキャッシュ２１２にコピーする。 - 特許庁

An access kind decision part 38 analyzes whether the writing access from the host is a sequential access or a random access, selects the data buffer structure of an optimal number of sections in accordance with the access kinds and executes cache operation.例文帳に追加

アクセス種別判定部３８でホストからの書込アクセスがシーケンシャルアクセスかランダムアクセスかを解析し、バッファ構成制御部４０がアクセス種別に応じて最適な区画数のデータバッファ構成を選択してキャッシュ動作を実施する。 - 特許庁

In order to guarantee that the data in the cache memory are not old, a signal for showing whether data in a buffer are old or not is supplied periodically or aperiodically from a PCI host bridge to the PCI-PCI bridge.例文帳に追加

キャッシュ・メモリ内のデータが古くないことを保証するために、バッファ内に含まれるデータが古いかどうかを示す信号が、周期的にまたは非周期的に、ＰＣＩホスト・ブリッジからＰＣＩ−ＰＣＩブリッジに供給される。 - 特許庁

When the data are received by a shift register 36, the received data are compared with patterns R: 32 to 32n as preset data patterns in a comparison part 34 and the data and a pattern number as a code to indicate the data pattern are transmitted to a buffer managing part 14 by a cache control part 30.例文帳に追加

入力データを所定のデータパターンと比較し、入力データがデータパターンと一致した場合に、バッファメモリに該データパターンを示す符号を記録し、該符号に対応したデータを再生して出力するよう構成する。 - 特許庁

A buffer management processing part caches data of the data operations upon performance of the data operations from the auxiliary storage device to a memory, and determines whether or not the data as the target of the data operations are present in the cache.例文帳に追加

バッファ管理処理部は、前記データ操作を行った際に前記データ操作のデータを前記補助記憶装置から前記メモリ上にキャッシュし前記データ操作の対象となるデータがキャッシュ上に存在するかどうかを判別する。 - 特許庁

This chatbot system controller is provided with a channel-categorized queuing part which divides channel-categorized response messages assigned to each user into elements with proper length in a cache buffer for storing response messages, and performs the queuing and stores the response messages.例文帳に追加

チャットボットシステム制御装置は、応答メッセージを格納するためのキャッシュバッファにユーザ毎に割り当てられたチャンネル別の応答メッセージを適切な長さの要素に分割して、キューングして格納するチャンネル別キューイング部を備える。 - 特許庁

The storage device subsystem storing the log data is controlled from the database management system 102 on a host computer 101, and a log-dedicated buffer area corresponding to size of the log data required for the restoration is secured on a disk cache of the storage device subsystem.例文帳に追加

ホストコンピュータ上のデータベース管理システムから、ログデータを格納する記憶装置サブシステムを制御し、記憶装置サブシステムのディスクキャッシュ上に、回復に必要となるログデータのサイズ分のログ専用バッファ領域を確保しておく。 - 特許庁

Also, when accessing the file block, the successive file blocks FB4-FB15 are looked ahead to the buffer cache 604 of a master filing system 605, the number of times of requesting read to the sub-filing systems is reduced and file access is accelerated further.例文帳に追加

また、ファイルブロックアクセス時にマスタファイルシステム６０５のバッファキャッシュ６０４に連続するファイルブロックＦＢ４〜１５を先読みし、サブファイルシステムへの読み出し要求の回数を削減し、ファイルアクセスの更なる高速化を実現する。 - 特許庁

When the shape data of a character is retreated from the font cache buffer 13 to the intermediate code buffer 15, it is simply required to specify an intermediate code referring to that shape data among the reference information of the shape data of that character and to modify the reference information of that intermediate code owing to the cross reference, resulting in a high speed simple processing.例文帳に追加

この相互参照により、例えばフォントキャッシュバッファ１３から中間コードバッファ１５へ文字の形状データを待避させる場合に、その文字の形状データの参照情報からその形状データを参照している中間コードを特定し、その中間コードの参照情報を変更すればよく、簡単かつ高速な処理が可能である。 - 特許庁

A disk recording and reproducing device 101 stores requested data in a cache buffer 1107 and writes to the recording medium 1102 or transfers to the host device 1109 for a recording or a reproduction request from a host device 1109.例文帳に追加

上位装置１１０９からの記録または再生要求に対して、ディスク記録再生装置１０１は要求されたデータをキャッシュバッファ１１０７に格納し、記録媒体１１０２への書き込みまたは上位装置１１０９への転送を行う。 - 特許庁

If a mishit occurs in the instruction cache 3, a pre-fetch buffer 2 reads from an external memory 1 and stores instruction data corresponding to an address requested from the CPU core 6, as well as outputs to the CPU core 6 the instruction corresponding to the requested address.例文帳に追加

プリフェッチバッファ２は命令キャッシュ３でミスヒットした場合にＣＰＵコア６からの要求アドレスに対応する命令データを外部メモリ１から読み出して格納すると共に要求アドレスに対応した命令をＣＰＵコア６へ出力する。 - 特許庁

Accordingly, by setting the data which is already known to be reread by the host computer 1 to be unrewritable, it is prevented that required data is deleted from the cache buffer 22, and the access to a disk 25 do not occur at the time of rereading or rewriting.例文帳に追加

そのため、ホストコンピュータ１が再度読み出すことが分かっているデータを書き換え禁止に設定することにより、キャッシュバッファ２２から必要データが消去されることがなく、再度の読み出しや書き込み時にディスク２５へのアクセスは発生しない。 - 特許庁

Thus, once settings are made to inhibit the rewriting of the data known to be reread, the possibility of the data being deleted from the inside the cache buffer is precluded and no access to the disk 8 occurs during rereading or writing, resulting in the reduction of a time for reading and writing.例文帳に追加

これにより、再度読み出すことがわかっているデータを書き換え禁止に設定すれば、キャッシュバッファ内から削除されることがないため、再度の読み出し或いは書き込み時にディスク８へのアクセスが発生せず、読み書き時間を短縮できる。 - 特許庁

To solve a problem of a conventional video server unit that has deteriorated the utilizing efficiency of a file buffer area because a processing overhead on a video data file of a large capacity is high resulting from file read and write of the conventional video server that is in operation under a disk cache in the unit of small data blocks.例文帳に追加

従来のビデオサーバのファイル読み出しと書き込みは、小データブロック単位のディスクキャッシュの下で動作するため、大容量のビデオデータファイルに対する処理のオーバヘッドが大きく、ファイルバッファ領域の使用効率が低下する。 - 特許庁

Also, a cache memory managing part 143, when receiving a snap shot preparation request from a host unit, returns the completion of the snap shot preparation to the host unit when copying the dirty data of a master disk to the buffer secured by a swap area managing part 146.例文帳に追加

また、ホスト機器からスナップショット作成要求を受けると、キャッシュメモリ管理部１４３は、スワップ領域管理部１４６によって確保されたバッファにマスタディスクのダーティデータをコピーした時点で、当該スナップショット作成の完了をホスト機器に返答する。 - 特許庁

In a disk drive 1 having a cache controller 11 that performs cache control using a buffer memory 20 divided into segments and managed, sequential hit test is executed on each segment in accordance with the requested access range designated by a read or write command coming from a host system 30, and the hit upper-limit LBA set for each segment is updated when a mishit occurs.例文帳に追加

セグメントに分割して管理するバッファメモリ２０を使用したキャッシュ制御を実行するキャッシュコントローラ１１を有するディスクドライブ１において、ホストシステム３０からのリード又はライトのコマンドによる要求アクセス範囲に応じて、セグメント毎にシーケンシャルヒット判定を実行し、ミスヒットの場合にセグメント毎に設定されたヒット上限ＬＢＡを更新する構成である。 - 特許庁

A driver layer execution section 6 predicts a next reading request address from a reading request address for the data reading request of non-continuous addresses, and reads necessary data into a buffer memory 8 in advance, thereby improving the cache hit rate at the next reading request.例文帳に追加

ドライバ層実行部６はアドレスが非連続なデータ読み出し要求に対しても、読み出し要求アドレスから次回の読み出し要求アドレスを予測し、事前にバッファメモリ８上に読み出すことにより、次回の読み出し要求発生時のキャッシュヒット率を向上させる。 - 特許庁

In an interface system for Serial Advanced Technology Attachment (SATA) having a fast data access function and a method for the system, a memory of the system can be extended by a user, and the memory is used as a buffer or a cache between a SATA device and a south-bridge chip.例文帳に追加

高速データアクセス機能を有するシリアルアドバンストテクノロジーアタッチメント（ＳＡＴＡ）のインターフェースシステム及びそのための方法であって、このシステムのメモリは、ユーザによって拡張されることが出来、そのメモリは、ＳＡＴＡデバイスとサウスブリッジチップ間でバッファやキャッシュとして使用される。 - 特許庁

To provide a method and a structure for allocating/deallocating a resource to/from a request side process or "an agent" on the basis of a reference history and a demand for balancing allocation of a shared resource (a cache line or a buffer, for example) with respect to addition.例文帳に追加

付加に関して共用リソース（たとえば、キャッシュ・ラインまたはバッファ）の割振りのバランスを取るための方法および構造であって、その参照履歴および需要に基づいて、要求側プロセスまたは「エージェント」に対して前記リソースが割り振られる／割振り解除される方法および構造を提供すること。 - 特許庁

To provide a nonvolatile memory device and a method of programming the same, in which program time can be decreased by determining the propriety of program fail through a verification line, without adding a circuit to a page buffer of a nonvolatile memory element, and at the same time, by executing a cache program and intelligence-type verification.例文帳に追加

不揮発性メモリ素子のページバッファーに回路を追加せずに検証ラインを介してプログラムフェイルの可否を判断し、知能型検証を遂行させることによってキャッシュプログラムと知能型検証を同時に遂行するようにしてプログラム時間を減らすことができる不揮発性メモリ素子及びプログラム方法を提供する。 - 特許庁

By tracing the globally observed data in the GoSB, the storage data can be stored in a plurality of monitoring storage devices like a level-one cache or a line fill buffer regardless of whether the storage data have been globally observed or not, whereby processing capability of the storage data in the microprocessor is enhanced.例文帳に追加

ＧｏＳＢ内で大域的に観測されたデータを追跡することにより、前の記憶データが大域的に観測されたかどうかにかかわらず、記憶データを、一つのレベル１キャッシュや一つのラインフィルバッファのように監視可能な複数の記憶装置に記憶でき、これによりマイクロプロセッサ内の記憶データの処理能力を増大させる。 - 特許庁

This makes it possible to read instruction data from the cache memory 102 while the branch instruction is being executed for the instruction fetch to the predicted branch address and to either leave no instruction data on the branch address held in the branch target buffer 104 or reduce the amount of data held, so as to reduce the circuit scale.例文帳に追加

これにより、予測分岐先アドレスに対する命令フェッチで分岐命令実行時にキャッシュメモリ１０２から命令データを読み出すことが可能となり、分岐ターゲットバッファ１０４に分岐先アドレスの命令データを保持しない、あるいは保持するデータ量を減らすことが可能であり、回路規模を削減できる。 - 特許庁

In communication with the mobile terminal using a Mobile IP, the router (MAG) performs proxy processing of the Mobile IP, and even if the mobile terminal moves to another link, the controller informs the router of an instruction to transfer binding cache, header compression information, and data addressed to the mobile terminal and stored in a buffer.例文帳に追加

Ｍｏｂｉｌｅ ＩＰを利用する移動端末と通信する場合において、ルータ（ＭＡＧ）が、Ｍｏｂｉｌｅ ＩＰの代理処理を行ない、移動端末が他のリンクに移動した場合でも、制御装置がルータに、バインディング・キャッシュ、ヘッダ圧縮情報及び移動端末宛のバッファに溜まったデータを転送するよう指示通知を送信する。 - 特許庁

The storage area of this memory 23 is divided into a head cache part 24 capable of storing a data amount equivalent to a maximum seek execution time at least and caching data in the head of the streaming data read out of the optical disk 10 and a ring buffer part 25 for buffering data after the head portion in the form of ring.例文帳に追加

このメモリ２３の記憶領域は、少なくとも最大シーク実行時間分に相当するデータ量を記憶でき且つ光ディスクク１０から読み出されたストリーミングデータの先頭部分のデータをキャッシュする先頭キャッシュ部２４と、その先頭部分以降のデータをリング状にバッファリングするリングバッファ部２５とに分けられる。 - 特許庁

An address chain information storage section 130 of this driver is provided with an address chain information table storing time serial sequence of address information at recording of information and the driver conducts cache processing when a data amount in a buffer 120 is a threshold value or below in the case of reproduction according to the time series sequence stored in the address chain information table.例文帳に追加

アドレス連鎖情報記憶部１３０には、情報の記録時のアドレス情報の時系列順序を記憶するアドレス連鎖情報テーブルが設けられ、再生時にバッファ１２０内のデータ量がしきい値以下の場合には、キャッシュ処理を行うが、そのキャッシュ処理の際に、上記アドレス連鎖情報テーブルに記憶された時系列順序に従いキャッシュを行う。 - 特許庁

When an optical disk is inserted, a controller reads a directory/ file management area, obtains the size of the directory/file management information from the head address and end address, secures a cache area (X) dedicated to the directory/file management information on a buffer memory corresponding to the size and stores and preserves all the directory/file management information read from the optical disk.例文帳に追加

コントローラは、光ディスクが挿入されたとき、ディレクトリ／ファイル管理領域を読んでその先頭アドレスと最終アドレスとからディレクトリ／ファイル管理情報のサイズを求め、そのサイズに応じてバッファメモリ上にディレクトリ／ファイル管理情報専用キャッシュ領域（Ｘ）を確保し、光ディスクから読み出したディレクトリ／ファイル管理情報を全て記憶して保存する。 - 特許庁

Storage means 2-1 to 2-n preserve instruction fetch information composed of an issue interval between instruction fetch timing, which is sampled by trace driven simulators 1-1 to 1-n corresponding to respective element processors, on the assumption of complete hit of an instruction cache and issue timing of a preceding instruction, which occupies an instruction buffer entry to store a fetched instruction, and a fetch address.例文帳に追加

各単体プロセッサに対応するトレースドリブンシミュレータ１−１〜１−ｎで採取した、命令キャッシュが完全にヒットすると仮定したときの命令フェッチタイミングと、フェッチした命令が格納されるべき命令バッファエントリを占有していた先行命令の発行タイミングとの発行間隔、及びフェッチアドレスからなる命令フェッチ情報を記憶手段２−１〜２−ｎに保存する。 - 特許庁