「cache of」に関連した英語例文の一覧と使い方(19ページ目) - Weblio英語例文検索

call the given function with given arguments only if there is no cache about it ; else, the output of the function is read from the cache then send to the browser and the return value if read also from the cache and returned. 例文帳に追加

もしキャッシュがなければ、引数と共に与えられた関数をコールします ;もしくは、関数の出力がキャッシュから読み込まれた場合はブラウザに送信し、また、値がキャッシュから読み込まれ返された場合、その値を返します。 - PEAR

A multi-way set associative cache memory 6 is provided with lockdown control circuits 26 and 48 for controlling portions of the cache memory to store data which is locked within the cache memory 6 (i.e. not subjected to eviction).例文帳に追加

マルチウェイ群連想方式キャッシュ・メモリ６には、キャッシュ・メモリ６内にロックされている（すなわち、追い立てを受けない）データを記憶するよう当該キャッシュ・メモリの部分を制御するためのロックダウン制御回路２６、４８が設けられる。 - 特許庁

This cache storage device is provided with a cache memory 31 for storing a part of data consisting plural data blocks for every data block and a cache control part 21 for controlling whether storage data stored in the cache memory 31 is to be updated or not in accordance with a hit rate obtained in respective cycles with the prescribed number of the update operations of the data blocks as one cycle.例文帳に追加

複数のデータブロックからなるデータの一部を前記データブロック毎に格納するキャッシュメモリ３１と、前記データブロックの所定数の更新動作を１サイクルとして各サイクルで求められるヒット率に応じて前記キャッシュメモリに格納されている格納データを更新するか否かを制御するキャッシュ制御部２１とを備えている。 - 特許庁

A cache memory is divided into cache blocks 201 consisting of plural addresses and the update frequencies of the cache blocks 201 are measured, and the cache protocol for maintaining the consistency of data is dynamically switched from a protocol for a update type to a protocol for an invalidation type and vice versa according to the measurement results.例文帳に追加

キャッシュメモリを複数アドレスから成る複数のキャッシュブロックに分割し、各キャッシュブロックの更新頻度を計測し、その計測結果に基づいてデータの一貫性を保つためのキャッシュプロトコルを更新型向きから無効化型向きへ、または無効化型向きから更新型向きへ動的に変化させるように動的にキャッシュプロトコルを切り替える。 - 特許庁

To reduce influence of memory latency generated from access to a main memory by a cache miss of a load instruction.例文帳に追加

ロード命令のキャッシュミスによるメインメモリへのアクセスから発生するメモリレイテンシの影響を軽減する。 - 特許庁

To reduce a cache conflict among a plurality of functions and to improve the performing speed of an application program.例文帳に追加

複数の関数間のキャッシュコンフリクトを削減し、アプリケーションプログラムの実行スピードの向上を図る。 - 特許庁

The cache server 14 monitors the increase of frequency of request for content using a request frequency counter 28.例文帳に追加

キャッシュサーバ１４は、リクエスト回数カウンタ２８を用いてコンテンツのリクエスト回数の増大を監視する。 - 特許庁

This data is stored in the form of a virtual composite object in a cache memory or a cluster of a server 106.例文帳に追加

このデータを、キャッシュ・メモリまたはサーバ１０６のクラスタに、仮想複合オブジェクトの形態で保存する。 - 特許庁

To reduce a load of retrieval processing by enhancing a hit rate of a cache in an information retrieval system.例文帳に追加

情報検索システムにおけるキャッシュのヒット率を向上させて検索処理の負荷を軽減する。 - 特許庁

Each of the processing units includes a cache which stores a subset of the data and is accessed by the processing unit.例文帳に追加

各処理ユニットは、データのサブセットを記憶し、その処理ユニットによりアクセスされるキャッシュを有する。 - 特許庁

What is required for expanding the scale is only adding a required number of adapters 1, 2 and cache memory 3 of these.例文帳に追加

規模を拡大するには、必要な数だけこれらアダプタ１，２及びキャッシュメモリ３を付加するだけでよい。 - 特許庁

To improve performance by distributing the loads of a whole system while maintaining the cache hit rate of a storage device.例文帳に追加

ストレージ装置のキャッシュヒット率を保ちながら、システム全体の負荷を分散して性能を向上させる。 - 特許庁

In the case of write/read of the entered sector, this cache memory 1 is accessed.例文帳に追加

そして、エントリしたセクタに書き込み／読み出しを行う場合は、このキャッシュメモリ１に対してアクセスを行う。 - 特許庁

To validly utilize the resources of a limited L2 cache, and to eliminate the rewrite of unnecessary data.例文帳に追加

限られたＬ２キャッシュ１３ａの資源を有効に活用し、不必要なデータの書き戻しをなくすこと。 - 特許庁

A history of retrieval conditions is analyzed and indices providing the higher hit rate of a cache are selected and retained.例文帳に追加

検索条件の履歴を解析し、キャッシュのヒット率が高くなるインデックスを選択して保持する。 - 特許庁

To effectively suppress any influence of cache miss, in a processor for simultaneously executing a plurality of programs.例文帳に追加

複数のプログラムを同時に実行するプロセッサにおいて、キャッシュミスによる影響をより効果的に抑える。 - 特許庁

To improve the performance of a processor system by preventing the data throughput of a cache memory consisting of multiple banks from being degraded by a bank competition due to simultaneous issue of requests to the same bank of the cache memory in a processor which has a capability to process a lot of access requests to the cache memory.例文帳に追加

マルチバンクで構成されるキャッシュメモリへの複数のアクセス要求を処理する能力をもつプロセッサにおいて、キャッシュメモリの同一バンクへの要求を同時に発行することにより生じるバンク競合によってキャッシュメモリのデータ・スループットが低下することを防いで、プロセッサシステムの性能を改善する。 - 特許庁

To register data referred to in a document in a cache memory of a printing apparatus in accordance with the location of reference.例文帳に追加

文書内で参照されるデータを参照場所に応じて印刷装置のキャッシュメモリに登録する。 - 特許庁

A fragmentation detection part 1D detects the degree of fragmentation of data arrangement according to a cache hit ratio.例文帳に追加

断片化検出部１Ｄは、キャッシュヒット率に応じて、データ配置の断片化の程度を検出する。 - 特許庁

To divide a cache area of a storage subsystem in each user to prevent interference of mutual user dedicated areas.例文帳に追加

ストレージサブシステムのキャッシュ領域を各ユーザ毎に分割し、ユーザ専用領域同士の干渉を防止する。 - 特許庁

because of cache miss penalty, insufficient throughput of the memory system, and poor inter-processor communication performance 例文帳に追加

キャッシュミスによる不利, メモリシステムの不十分なスループット, および貧弱なプロセッサ間連絡性能によって - コンピューター用語辞典

In the following, we will use the term "group" as a pool of cache files and the term "block" as a piece of an HTML page. 例文帳に追加

これ以降「グループ」はキャッシュファイルを貯めたもの、「ブロック」は HTML ページの一部という意味で使用します。 - PEAR

To provide a karaoke machine capable of immediately responding to a variable kinds of requests with small cache capacity.例文帳に追加

少ないキャッシュ容量で多種類のリクエストに即座に応えることができるカラオケ装置を提供する。 - 特許庁

Further, a remote page invalidation circuit 150 issues a command for removing the whole cache lines belonging to a page of a node from a CPU cache of the node according to the notice received from other nodes.例文帳に追加

前者で指定されたページに初期化等のための書込みが起こった際には、他のノードからのライン転送を抑止し、他のノードのキャッシュ上のデータを無効化する手段を設ける。 - 特許庁

When receiving a response from at least one of the master server 100 and the monitoring response device 200, the cache server 300 uses a cache of the use authority information to issue a license.例文帳に追加

マスタサーバ１００と監視応答装置２００との少なくともいずれかから応答が有った場合、キャッシュサーバ３００は、利用権限情報のキャッシュを用いてライセンスを発行する。 - 特許庁

To provide a plotting outputting apparatus and a plotting processing system which can dynamically assign a cache memory while securing a cache effect of pattern data even in the case of unidirectional communication.例文帳に追加

単方向通信であっても、パターンデータのキャッシュ効果を確保しつつ、キャッシュメモリの動的割り当てを行うことが可能な描画出力装置及び描画処理システムを提供する。 - 特許庁

In a receiving node 2, the packet is rolled in a conversion table cache 241 by a prefetch packet roll-in mechanism 242 before arrival of a following data cell to prevent a mishit of the conversion table cache 241.例文帳に追加

受信側ノード２では後続データセルの到着前に、プリフェッチパケットロールイン機構２４２によって変換テーブルキャッシュ２４１にロールインさせ、変換テーブルキャッシュ２４１のミスヒットを防止する。 - 特許庁

Data the cash 4 output to the bus 101 at the time of cache hit and data read from a storing circuit for a cache of the caches 5 are compared with each other and the result is stored.例文帳に追加

キャッシュヒット時に２次キャッシュ４がバス１０１に出力したデータと２次キャッシュ５のキャッシュ用記憶回路から読み出されたされたデータとを比較し，その結果を記憶する。 - 特許庁

When a cache area of the flash memory has been already erased at the stop of the erasure, data erased from the flash memory are immediately saved again to the flash memory from the cache memory.例文帳に追加

また、イレースを停止した時点で、フラッシュメモリが有するキャッシュ域までイレースが進んでいる場合には、フラッシュメモリからイレースされたデータをキャッシュメモリからフラッシュメモリへ直ぐに再退避する。 - 特許庁

To increase the efficiency of using a cache to enhance its hit rate by controlling the way of prefetching so that data from the same area on a disk will not exist in the cache at the same time.例文帳に追加

ディスク上同一領域からのデータがキャッシュに同時に存在することのないよう先読みの仕方を制御し、キャッシュの使用効率を上げてヒット率を向上させる。 - 特許庁

If the sector is not entered, the flash memory 2 is directly accessed in the case of read, and the sector is entered in the cache memory 1 and is written on the cache memory 1 in the case of write.例文帳に追加

セクタがエントリされていなければ、読み出しはフラッシュメモリ２に対して直接に行い、書き込みは、このセクタをキャッシュメモリ１にエントリした上で、該キャッシュメモリ１上に行う。 - 特許庁

A multiple-processor integrated circuit 500 has convertible cache modules 508 and 509 capable of operating in a local memory mode and a cache mode associated with at least one of its multiple processors.例文帳に追加

マルチプロセッサ集積回路５００は、少なくとも１つのマルチプロセッサに接続されたローカルメモリモードとキャッシュモードにおいて動作可能な転換キャッシュモジュール５０８，５０９を有する。 - 特許庁

One or more dirty data element of a plurality of dirty data store in a first cache memory in a first control module is copied to a second cache memory in a second control module.例文帳に追加

第一のコントロールモジュール内の第一のキャッシュメモリに記憶されている複数のダーティデータ要素のうちの一以上のダーティデータ要素を、第二のコントロールモジュール内の第二のキャッシュメモリにコピーする。 - 特許庁

To provide an information processor which has plural processors and cache memories in plural layers while reducing the busy rate of a path with a small logic quantity and eliminating an increase of cache misses.例文帳に追加

少ない論理量でパスのビジー率を低減し、かつ、キャッシュミスを増大させないことを可能とした複数のプロセッサと複数階層のキャッシュメモリとを有する情報処理装置。 - 特許庁

To automatically set the storage capacity of the font cache and pattern cache of an image processor to an optimal value according to character data and image data included in an original image data to be printed.例文帳に追加

印刷対象の元画像データに含まれる文字データ及びイメージデータに応じて、画像処理装置のフォントキャッシュ及びパターンキャッシュの記憶容量を最適な値に自動的に設定すること。 - 特許庁

To effectively utilize a memory cache, to efficiently execute data transfer from a memory and to improve the processing speed of a processor having a cache memory in the case of executing software by the processor.例文帳に追加

キャッシュメモリを有するプロセッサでソフトウェアを実行する際に、メモリキャッシュを有効に利用し、メモリからのデータ転送を効率よく行い、プロセッサにおける処理速度の向上を図る。 - 特許庁

The possible combinations of the values of selected specific bits make a system memory where the corresponding tag mapping table are mapped a cache possible area or a cache impossible area according to user definition.例文帳に追加

選ばれた特定ビットの値の可能組合せは使用者の定義により、その相対応したタグマッピング表がマッピングしたシステムメモリーをキャッシュ可能領域またはキャッシュ不可能領域にする。 - 特許庁

To achieve an information processing apparatus for efficiently executing the switching of the possibility/impossibility of cache control for the same variables on a memory without accessing a cache control register.例文帳に追加

キュッシュ制御レジスタにアクセスすることなく、メモリ上の同一の変数に対するキャッシュ制御の可否の切替えを効率よく実行することができる情報処理装置を実現する。 - 特許庁

Because the color of the bar is subjected to reversing display as (d) for the period of a program signal, when the cache exists, what time a program can be reproduced from the cache can be confirmed at a glance.例文帳に追加

また、キャッシュが存在する番組信号の期間は、（ト）の如くバーの色が反転表示されるため、何時以降の番組がキャッシュから再生可能であるのか一目で確認できる。 - 特許庁

To provide a digital broadcasting receiver, capable of improving the efficiency of a packet receiving process and speeding up a channel selecting process by providing stream cache control means and a cache memory.例文帳に追加

ストリームキャッシュ制御手段及びキャッシュメモリを設けることにより、パケット受信処理の効率を改善し、選局処理の高速化を目的とするデジタル放送受信機を提供する。 - 特許庁

A memory access determination circuit includes a counter 1 that counts a value based on a first value of change, and a control unit 2 that makes a cache determination of the cache memory 6 based on an address corresponding to an output of the counter 1.例文帳に追加

第１の変化値に基づいて値をカウントするカウンタ１と、カウンタ１の出力に対応するアドレスに基づいて、キャッシュメモリ６におけるキャッシュ判定をする制御部２と、を有する。 - 特許庁

To provide a cache memory capable of efficiently realizing improvement in performance and reduction in power consumption in cache memory control of a mechanism capable of dynamically controlling a capacity to be operated, and a control method thereof.例文帳に追加

動作させる容量を動的に制御可能な機構のキャッシュメモリ制御において性能向上と消費電力低減を効率良く両立させたキャッシュメモリ、およびその制御方法を提供する。 - 特許庁

To provide a cache control method capable of suppressing deterioration of processing performance even if receiving a large amount of data, when processing the received data by writing it in a cache memory.例文帳に追加

受信したデータをキャッシュメモリに書き込んで処理を行う場合に、大量のデータを受信する状況であっても、処理性能が低下することを抑制できるキャッシュ制御方法を提供する。 - 特許庁

The object program generation processing means generates, from the result of checking the memory access status, an object program for dynamically controlling and using a cache memory by means of a software control function of the cache memory.例文帳に追加

目的プログラム生成処理手段は、メモリアクセス状況の調査結果から、キャッシュメモリのソフトウェア制御機能を用いて動的にキャッシュメモリを制御し利用する目的プログラムを作成する。 - 特許庁

To increase the speed of cache failure detection of a scalar load command (LDS) for a succeeding L1-cache during execution of a vector storing command (VST) in an operation processing device including a scalar processor and a vector processor.例文帳に追加

スカラプロセッサとベクトルプロセッサとを含む演算処理装置で、ベクトルストア命令（ＶＳＴ）実行時における、後続のＬ１−キャッシュに対するスカラロード命令（ＬＤＳ）のキャッシュミス検出を高速化する。 - 特許庁