「cache of」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

To automatically and properly increase the number of ways according to an application to improve utilization efficiency and hit rate of a cache.例文帳に追加

アプリケーションに応じて自動的にウェイ数を適切に増減し、キャッシュの利用効率やヒット率を改善する。 - 特許庁

To provide a multiprocessor system, along with a method of controlling the same, capable of effectively using cache memories.例文帳に追加

キャッシュメモリを有効に活用できるマルチプロセッサシステムおよびマルチプロセッサシステムの制御方法を提供することである。 - 特許庁

The method also starts an access of a memory in response to the request for data and snoops a processor cache of each processor in each node.例文帳に追加

また、データ要求に応答してメモリのアクセスを開始し、各ノード内の各プロセッサのプロセッサキャッシュをスヌープする。 - 特許庁

The hitting probability of a determination tree to a cache memory in node transition is improved, and the high speed operation of recognition processing is achieved.例文帳に追加

決定木のノード遷移におけるキャッシュメモリへのヒット確率を向上させ、認識処理を高速化させる。 - 特許庁

To provide a microprocessor provided with a RAM capable of reading and writing data with latency being the same degree as that of a cache memory.例文帳に追加

キャッシュメモリと同程度のレイテンシーでデータの読み書きができるＲＡＭを備えたマイクロプロセッサの提供。 - 特許庁

Thus, it is possible to increase the hit ratio of the cache data in response to the read request of the sequential data larger than the stripe size.例文帳に追加

ストライプサイズより大きなシーケンシャルデータのリード要求に対するキャッシュデータのヒット率が向上する。 - 特許庁

Prereading of data (or an instruction) which is not used in a call of the function A is performed on the cache (a step A-3).例文帳に追加

関数Ａの呼び出しの中では使われないデータ（または命令）をキャッシュ上に先読みする（ステップＡ−３）。 - 特許庁

The shared disk 2 writes back the data of the block of the cache 41 based on the information held in the internal register.例文帳に追加

共有ディスク２は、内部レジスタに保持していた情報を基にキャッシュ４１の当該ブロックのデータを書き戻す。 - 特許庁

A multiprocessor system 10 includes a plurality of cache systems 21 provided correspondingly to a plurality of processor cores 11.例文帳に追加

マルチプロセッサシステム１０は、複数のプロセッサコア１１に対応して設けられた複数のキャッシュシステム２１を含む。 - 特許庁

To provide a technology capable of reducing design change necessary for the change of a cache capacity.例文帳に追加

キャッシュ容量を変更する際に必要となる設計変更を低減することが可能な技術を提供する。 - 特許庁

To solve the problems that instructions and data copied to a cache memory at the time of repetitive processing task execution are swept out from the cache memory at the time of successive processing task execution, a cache hit rate at the time of the next repetitive processing task execution lowers and overheads increase in the case of executing a successive processing task and a repetitive processing task in a single processor in a time division manner.例文帳に追加

逐次処理タスクと繰返処理タスクを単一のプロセッサで時分割で実行する場合、繰返処理タスク実行時にキャッシュメモリに複写された命令及びデータが、逐次処理タスク実行時にキャッシュメモリから掃出され、次回の繰返処理タスク実行時のキャッシュヒット率が低下し、オーバーヘッドが増大する。 - 特許庁

To verify validity in the real operation environment of cache constitution of a current computer and to predict cache performance for the design of a next computer by receiving a memory access request to a computer in operation and simulating the operation of a memory access request by a cache memory whose constitution can be optionally set.例文帳に追加

稼働中の計算機のメモリアクセス要求を受け取り、任意に構成の設定が可能なキャッシュメモリによりそのメモリアクセス要求の動作を模倣することにより、現行計算機のキャッシュ構成の実稼働環境における妥当性の検証や、次期計算機の設計に対するキャッシュ性能予測を行う。 - 特許庁

A deletion cache determination part 23 determines cache data to be deleted from a data storage part 25 when the sum of a data amount of data stored in the data storage part 25, a data amount of cache data stored by the data storage part 25 and a data amount of buffer data stored by the data storage part 25 becomes equal to or more than a prescribed threshold value.例文帳に追加

削除キャッシュ決定部２３は、データ記憶部２５に記録するデータのデータ量とデータ記憶部２５が記憶するキャッシュデータのデータ量とデータ記憶部２５が記憶するバッファデータのデータ量との和が所定の閾値以上となる場合に、データ記憶部２５から削除するキャッシュデータを決定する。 - 特許庁

To provide a system capable of preventing the leakage of data while suppressing the deterioration of performance by the use of a cache or a duplication.例文帳に追加

キャッシュあるいは複製の利用により性能の劣化を抑えつつ、データの漏えいを防止することのできるシステムを提供する。 - 特許庁

Consequently, when data specified with the same address are shared among a plurality of cache memories, the data can be made ineffective in the cache memory other than cache memory corresponding to the processor including the address in its responsible area, thereby the sharing rate of data can be lowered.例文帳に追加

それゆえに、複数キャッシュメモリ間において、同一アドレスで指定されるデータが共有されている場合には、該アドレスを自己の責任領域に含むプロセッサに対応のキャッシュメモリを除く他のキャッシュメモリにおいて該データを無効にできるから、データの共有率を低くできる。 - 特許庁

To provide a disc device capable of improving the hit efficiency in a cache buffer to a read request from a host device by looking only estimated data ahead and storing them in the cache buffer even in the receipt of a skip read request from the host device, and a cache control method for this device.例文帳に追加

ホストからのスキップ読出し要求があっても、予想されるデータのみを先読みしてキャッシュバッファに蓄えることで、ホスト装置からのリード要求に対するキャッシュバッファでのヒット効率を向上させるディスク装置及び同装置のキャッシュ制御方法を提供することにある。 - 特許庁

A cache with a multilevel structure comprises a high speed Static RAM(static RAM) with small capacity placed in the neighborhood of an arithmetic unit 10, and a portion of the RAM called a normal primary cache 20 is divided into a cache area 21, and the other is divided into a local memory 22 so as to be used.例文帳に追加

多段構造のキャッシュにおいて、演算器１０の近傍に置かれた小容量で高速のStatic RAM(スタテックRAM)などで構成され、通常１次キャッシュ２０と呼ばれるRAMの、一部をキャッシュ領域２１に、他をローカルメモリ領域２２とに分割して使用可能としたものである。 - 特許庁

In such a case, a scheduled access counter ACC(k)(k=0 to N-1) counts the number of scheduled accesses to respective cache areas CA(k)(k=0 to N-1), and when the image data in the cache area has to be removed, cache areas in which the number of scheduled accesses is "one" or more are excluded from an removal target.例文帳に追加

その際、キャッシュエリアＣＡ（ｋ）（ｋ＝０〜Ｎ−１）の各々についてアクセス予定カウンタＡＣＣ（ｋ）（ｋ＝０〜Ｎ−１）によりアクセス予定回数をカウントし、キャッシュエリアの画像データの追い出しが必要な場合に、アクセス予定回数が「１」以上であるキャッシュエリアを追い出し対象から除外する。 - 特許庁

In response to a file access request form a user, a file cache means 110 refers to a cache managing table 111 and when a desired file is cached, the file is read out of a cache 113 and provided to the user but when the desired file is not cached, the file is read out of an external storage part 106 and provided to the user.例文帳に追加

ユーザからのファイルアクセス要求に応じて、ファイルキャッシュ手段１１０が、キャッシュ管理テーブル１１１を参照の上、所望ファイルがキャッシュされている場合はキャッシュ１１３から、キャッシュされていない場合は外部記憶装置１０６から、それぞれ読み出してユーザに提供する。 - 特許庁

To improve performance of a disk unit by automatically securing a large continuous empty region in a cache buffer and eliminating a standby for data writing due to a small empty region, in regard to a cache controller of the disk unit provided with the cache buffer.例文帳に追加

本発明は、キャッシュバッファを設けたディスク装置のキャッシュ制御装置に関し、キャッシュバッファ中にサイズの大きな連続した空領域を予め自動的に確保し、空領域のサイズが小さいことによるデータライトのための待機をなくし、ディスク装置の性能向上を図ることを目的とする。 - 特許庁

Hit of the cache is expected when the read is returned from the temporary one to the continuous reproduction executed immediately before the temporary read and high speed read is possible by leaving some of the read caches and reading from the cache address following the left caches when the read not to hit the cache is generated.例文帳に追加

キャッシュにヒットしていないリードが発生した場合、すでに読み込んでいるキャッシュのいくつかを残し、それに続くキャッシュアドレスから読み込むことにより、一時的なリードから直前に実行していた連続再生に戻った時にキャッシュのヒットが期待でき、高速な読み出しが可能になる。 - 特許庁

A cache management unit 130, when receiving an area securing request from an RIP unit 120, refers to an entry management table 132, and expels, from a cache memory 140, unused image data of a document element having a lower cache priority than that of a document element targeted by the request.例文帳に追加

キャッシュ管理部１３０はＲＩＰ部１２０から領域確保要求を受けた場合、エントリ管理テーブル１３２を参照し、その要求の対象の文書要素よりもキャッシュ優先度が低く且つ使用されていない文書要素の画像データをキャッシュメモリ１４０から追い出す。 - 特許庁

In executing the command to use a plurality of continuous data, continuous data which may be used is divided in quantity units brought by one-time cache fill to perform cache fill, and a command (a boundary command) corresponding to data at a boundary of cache fill is first executed.例文帳に追加

連続した複数個のデータを使用する命令を実行するときに、使用する可能性のある連続するデータを１回のキャッシュフィルによって持ってこられる量単位に分割してキャッシュフィルすると共にキャッシュフィルの境界にあるデータに対応する命令（境界命令）をまず実行する。 - 特許庁

Based on a hit ratio HR for cache hit of the address ADR and a mistake rate MR for cache miss of the address ADR corresponding to the counted value CT at the cache miss, a reference value calculation part 49 corrects reference values m and n for the counter section 22 to count the counted value CT.例文帳に追加

基準値算出部４９は、アドレスＡＤＲに対するキャッシュヒットのヒット率ＨＲと、キャッシュミスのときにカウント値ＣＴに対応するアドレスＡＤＲに対するキャッシュミスのミス率ＭＲとに基づいて、カウンタ部２２がカウント値ＣＴをカウントするための基準値ｍ，ｎを変更する。 - 特許庁

When the hit ratio of the external cache memory 9 is higher than the prescribed value, an external cache memory controller 4 holds a block read instruction from CPU 1 to ASIC 12 temporarily during determination of a cache hit or a miss, and a main memory controller 16 authorizes direct memory access from a coprocessor to main memory 17.例文帳に追加

外部キャッシュメモリ９のヒット率が所定値より高い場合、外部キャッシュコントローラ４はキャッシュヒット及びミスヒット判定までの間ＣＰＵ１からＡＳＩＣ１２へのブロックリード命令を一時保留し、メインメモリコントローラ１６はコプロセッサ１９からメインメモリ１７へのダイレクト・メモリ・アクセスを許可する。 - 特許庁

In this disk array device comprising a dual cache memory, when a part of the cache memory 12 is failed, only a memory area (Area1) where the failure occurs is closed and reallocated to the other memory area (Area2) of the same cache memory 12, and the I/O process is continued.例文帳に追加

２重のキャッシュメモリを備えたディスクアレイ装置において、キャッシュメモリ１２の一部に障害が発生した場合、障害が発生したメモリ領域（Ａｒｅａ１）のみを閉塞させ、これを同じキャッシュメモリ１２の他のメモリ領域（Ａｒｅａ２）に再割り当てしてＩ／Ｏ処理を継続する構成とする。 - 特許庁

Upon a transfer of cached readback data to a host device, a cache manager operates to force a retention of the readback data in the cache memory in relation to a time parameter and a locality parameter associated with the data.例文帳に追加

キャッシュされたリードバック・データがホスト装置へ転送されると、キャッシュ・マネージャはその時間パラメータおよび局所性パラメータに関連してリードバック・データのキャッシュメモリ内への保持を強制するように動作する。 - 特許庁

When the data on the pixel shown by the selection address are stored in the cache memory, data stored in a plurality of areas of the cache memory are received, and are written into the area selected by a selection signal.例文帳に追加

選択アドレスが示す画素のデータがキャッシュメモリに格納されているとき、キャッシュメモリの複数の領域に格納されているデータを受け取り、選択信号が選択する領域に書き込む。 - 特許庁

The storage controlling part 107 decides the sharing/occupancy of a corresponding way by using the occupancy flag 111 when a cache error occurs in cache access, and decides whether a self-thread is occupied by using the ID register 112 in the case of occupancy.例文帳に追加

記憶制御部107 は，キャッシュアクセスでキャッシュミスになったとき，占有フラグ111 で該当ウェイの共有／占有を判定し，占有ならＩＤレジスタ112 で自スレッドの占有か否かを判定する。 - 特許庁

If the occurrence of an interrupt request IR is detected in the middle of burst transfer into an instruction cache 3, the instruction cache 3 interrupts the burst transfer and creates interrupt information 35.例文帳に追加

命令キャッシュ３へのバースト転送が行われている途中で割り込み要求ＩＲの発生が検出されると、命令キャッシュ３は、バースト転送を中断するとともに、中断情報３５を作成する。 - 特許庁

A core ID-RAM 203 stores core ID for identifying the request source of a memory access request in association with each cache way of a cache block specified by a memory access request 708.例文帳に追加

コアＩＤ・ＲＡＭ２０３は、メモリアクセス要求７０８により特定されるキャッシュブロックの各キャッシュウェイに対応させて、メモリアクセス要求の要求元を識別するためのコアＩＤを記憶する。 - 特許庁

To provide an electronic device which stores cache information corresponding to proper file information in a plurality of file information, in a storage section, and a method of configuring cache information in the electronic device.例文帳に追加

複数のファイル情報のうち適切なファイル情報に対応するキャッシュ情報を記憶部に記憶することが可能な電子機器及び電子機器におけるキャッシュ情報の構築方法を提供する。 - 特許庁

If address information of the data ejected from the cache memory 11 has not registered yet in the RPAM 15, the address information of the data ejected from the cache memory 11 is registered in the RPAM 15.例文帳に追加

キャッシュミス時に、キャッシュメモリ１１から追い出されたデータのアドレス情報がＲＰＡＭ１５に未登録であれば、キャッシュメモリ１１から追い出されたデータのアドレス情報をＲＰＡＭ１５に登録する。 - 特許庁

When data requested from an operator of a retrieval-only client 27 does not exist in a distributed cache database 21 of a distributed cache database server 18, e.g. following a master database server 10, a retrieval request is outputted to the server 10.例文帳に追加

クライアントからの検索要求データがキャッシュデータベース上に存在しない時、マスタデータベースは検索結果レコードを分散キャッシュデータベースに返し、参照ビットマップテーブル上の該当ビットをＯＮにする。 - 特許庁

An AND circuit 106 outputs a data break signal to the CPU core 101 on the basis of the cache hit signal of the data cache 102 to make the CPU core 101 execute a break.例文帳に追加

また、ＡＮＤ回路１０６は、比較器１０４の一致判定信号と、データキャッシュ１０２のキャッシュヒット信号とに基づいてＣＰＵコア１０１にデータブレーク信号を出力し、ブレークを実行させる。 - 特許庁

A semiconductor integrated circuit 11 is equipped with a cache memory 15 and an micro processor 13, where the cache memory 15 is formed of a DRAM that is possessed of a redundant function where a defective memory cell is replaced with a redundant memory cell.例文帳に追加

半導体集積回路１１は、キャッシュメモリ１５とマイクロプロセッサ１３とを備え、キャッシュメモリ１５が、不良メモリセルを冗長メモリセルに置き換えるリダンダンシ機能を有するＤＲＡＭから構成されている。 - 特許庁

To enhance effectiveness of a cache memory by facilitating re- recording of data excluded from the cache memory or data invalidated by an invalidation request from another processor.例文帳に追加

キャッシュメモリから追い出されたデータあるいは他プロセッサからの無効化要求により無効化されたデータについて、キャッシュメモリへ再び記録することを容易にすることにより、キャッシュメモリの有効性を高める。 - 特許庁

A cache table retrieving mechanism 130 retrieves the cache table when the packet is received and outputs the route in the entry where the pattern of the registered part to be compared coincides with the transmission destination address of the packet.例文帳に追加

マスク付きキャッシュテーブル検索機構130 は、パケット受信時、キャッシュテーブルを検索し、登録されている比較対象部分のパターンがパケットの送信先アドレスと一致するエントリ中の方路を出力する。 - 特許庁

To realize a control method for effectively utilizing a cache by preventing competition among a plurality of instruction flows about a cache control method for a multithread processor performing the plurality of instruction flows.例文帳に追加

複数の命令流を実行するマルチスレッドプロセッサ用キャッシュ制御方式に関し，複数の命令流間での競合を防ぎ，キャッシュの有効利用する制御方式を実現することを目的とする。 - 特許庁

The second group of the microcode is directly mapped into the RAM cache from the RAM cache so that the blocks can be swapped into and out of the digital system.例文帳に追加

マイクロコードの第２のグループは、ＲＡＭキャッシユから分離したメモリ装置からＲＡＭキャッシュに直接マップされているので、そのブロックはそのディジタル・システムにスワップイン及びスワップアウトすることが可能である。 - 特許庁

In receipt of a request from a cache server, the management target device calculates reliability of the management information according to a predetermined rule and transmits the management information and the calculated reliability to the cache server.例文帳に追加

管理対象装置は、キャッシュサーバから要求を受信すると、予め定められた規則に従い管理情報の信頼度を算出し、管理情報と、算出した信頼度とをキャッシュサーバに送信する。 - 特許庁

Each of opposite network devices with an L2 section there-between determines a form of mutual connection with an opposite device at the time of generation or update of L2 address cache entry of the opposite device, selects an update method of the L2 address cache entry depending on the determination result, and updates the L2 address cache entry according the selected update method.例文帳に追加

Ｌ２区間を挟んで対向し合うネットワーク装置の各々において、対向装置についてのＬ２アドレスキャッシュエントリの生成時または更新時に、対向装置との相互接続の形態を判定し、その判定結果に応じて前記Ｌ２アドレスキャッシュエントリの更新方法を選択し、選択した更新方法に従って前記Ｌ２アドレスキャッシュエントリを更新する。 - 特許庁

Even if a start address of the transfer data deviates from a 32-bit boundary position of the cache memory 3, only one instruction is required to instruct the data transfer from the cache memory 3 to the long register 4, so that the number of instructions can be reduced.例文帳に追加

転送データの開始アドレスがキャッシュメモリ３の３２ビット境界位置からずれていても、わずか１命令で、キャッシュメモリ３から長レジスタ４へのデータ転送を指示でき、命令数の削減が図れる。 - 特許庁

To provide content cache management technology improving a response time when making a request to a server computer, and capable of drastically reducing reduction of a cache hit rate by a hardware resource limit of a client.例文帳に追加

サーバコンピュータにリクエストを行った際のレスポンスタイムを向上するとともに、クライアントのハードウェアリソース制限によるキャッシュヒット率の低下を激減させることが可能なコンテンツキャッシュ管理技術を提供すること。 - 特許庁

Speed of information to a processor responding to a discriminated result and access operation used for a cache holding mechanism in the memory 200 can be increased by performing hit discrimination of the cache holding mechanism by both of the memory controller 113 and the memory 200.例文帳に追加

キャッシュ保持機構のヒット判定をメモリコントローラとメモリの双方で行うことにより、判定結果に応答するプロセッサへの通知、メモリにおけるキャッシュ保持機構を用いるアクセス動作、を高速化できる。 - 特許庁