「circuit processing」に関連した英語例文の一覧と使い方(162ページ目) - Weblio英語例文検索

The color image pickup device is configured by providing a clip level setting circuit 31 that sets a clip level K for GO, BO signals depending on a level of an R0 signal for each pixel outputted from a color separation circuit 8 and a white clip circuit 32 that applies clip processing to GW, BW signals whose white balance is adjusted by a white balance adjustment circuit 27.例文帳に追加

色分離回路８から出力される画素毎のＲ_0 信号のレベルによって、Ｇ_0 ，Ｂ_0 信号のクリップレベルＫを設定するクリップレベル設定回路31と、該クリップレベル設定回路31で設定されたクリップレベルＫにより、ホワイトバランス調整回路27でホワイトバランス調整の行われたＧ_W ，Ｂ_W 信号に対して、クリップ処理を行うホワイトクリップ回路32とを設けてカラー撮像装置を構成する。 - 特許庁

This method for manufacturing an imaging apparatus 100 has a molding step of molding an imaging lens 16 by hardening a thermosetting resin composition, a mounting step of placing the imaging lens 16 on the circuit board 1 together with the sub-circuit board 10, and a mounting step of mounting the imaging lens 16 and the sub-circuit board 10 on the circuit board 1 by reflow processing.例文帳に追加

撮像装置１００の製造方法は、熱硬化性の樹脂組成物を硬化して撮像レンズ１６を成形する成形工程、撮像レンズ１６をサブ基板１０とともに回路基板１上に載置する載置工程、及び、撮像レンズ１６と、サブ基板１０と、回路基板１とをリフロー処理に供し、撮像レンズ１６とサブ基板１０とを回路基板１に実装する実装工程、を有する。 - 特許庁

In case of a synchronization shift from the phase for the maximum SN, an interpolation circuit 103 regulates an interpolation calculation coefficient of a base-band analog signal that an output digital signal of an A/D converting circuit indicates based on a phase shift amount from a phase shift detecting circuit 105 when carrying out an interpolation calculation processing over the output digital signal, and supplies the interpolated signal to a secondary sampling circuit 104.例文帳に追加

最大ＳＮ比を与える位相との同期ずれが生じた場合、インターポレーション回路１０３が、位相ずれ検出回路１０５からの位相ずれ量に基づきＡ／Ｄ変換回路１０１の出力デジタル信号に対して当該出力デジタル信号が示すベースバンドアナログ信号のインターポレーション係数を調整して補間処理を施し、２次サンプリング回路１０４に与える。 - 特許庁

Erroneous recognition of phase error, which can occur in a conventional phase error detection circuit is reduced by a phase error detection circuit 13 for changing calculation processing for determining phase errors between a reproduced signal 20 and an n-bit oscillator output 18, according to a tilt signal 19 of the output 18, thereby enabling an more stable operation of a PLL circuit than that of a conventional circuit.例文帳に追加

ｎビット発振器出力１８の傾き信号１９に対応して、再生信号２０とｎビット発振器出力１８の位相誤差を求める演算処理を変える位相誤差検出回路１３により、従来の位相誤差検出回路で起こり得た位相誤差の誤認識を減少させ、従来回路より安定したＰＬＬ回路動作を可能にする。 - 特許庁

To provide a television set, having a microcomputer controlling various functions of the television set, an on-screen generation circuit generating characters and marks on a screen, and a video signal processing circuit adjusting the brightness of the screen, with a test mode for checking whether or not a malfunction occurs in a protection circuit without changing an electric circuit or requiring a specific device.例文帳に追加

テレビジョン受像機の各種機能を制御するマイクロコンピュータと、画面上に文字や記号を発生させるオンスクリーン発生回路と、画面の明るさを調整する映像信号処理回路とを有すテレビジョン受像機であって、電気回路を変更することなく、また特別の装置を要すことなく保護回路が誤動作するか否かをチェックする為のテストモードを備えたテレビジョン受像機の提供。 - 特許庁

A service wireless tag 111 has a wireless tag circuit element 112 including an IC circuit part 113 storing information and a tag antenna 114 connected to the IC circuit part 113, wherein the IC circuit part 113 stores and holds an operation history information release command 137 to execute the release processing for the operation history of an operating device of a tag label creating device 1.例文帳に追加

サービス用無線タグ１１１は、情報を記憶可能なＩＣ回路部１１３とこのＩＣ回路部１１３に接続されるタグアンテナ１１４とを備えた無線タグ回路素子１１２を有し、ＩＣ回路部１１３は、タグラベル作成装置１の動作機器の動作履歴の放出処理を実行可能とする動作履歴情報放出指令１３７を記憶保持している。 - 特許庁

An image pickup device 1 having an automatic phase adjusting function is provided with a sampling circuit 5 for acquiring sampled data with respect to image signals, a signal generator circuit 9 which generates a timing control signal to the processing circuit 5, and a timing adjusting means 8 which performs phase adjustment on the timing control signal by controlling the generator circuit 9.例文帳に追加

自動位相調整機能を有する撮像装置１において、画像信号に対してサンプリングデータを取得するための標本化処理回路５と、標本化処理回路５に対するタイミング制御用信号を発生する信号発生回路９と、信号発生回路９を制御することによってタイミング制御用信号の位相調整を行うタイミング調整手段８とを設ける。 - 特許庁

The signal processing circuit 224 has a signal comparison circuit 226 for extracting a part (waveform C) where a potential is lower than 0 V from the voltage of the both sides of the driving coil 132 and a peak detection circuit 228 for acquiring a maximum value (waveform D) of an output waveform of the signal comparison circuit 226 in order to extract amplitude information and phase information of oscillation of the movable part 112.例文帳に追加

信号処理回路２２４は、可動部１１２の揺動の振幅情報や位相情報を抽出するため、駆動コイル１３２の両端の電圧から０Ｖより電位が低い部分（波形Ｃ）を抽出する信号比較回路２２６と、信号比較回路２２６の出力波形の極大値（波形Ｄ）を取得するピーク検出回路２２８とを有している。 - 特許庁

An image processing apparatus is provided with a contour extraction circuit 113 for extracting the contour of the object, and an analytic circuit 114 for analyzing the contour extracted by the contour extraction circuit 113 and comparing the widths of contour lines in two points separated at a fixed interval to discriminate a posture from the compared widths of the two contour lines.例文帳に追加

被写体の輪郭を抽出する輪郭抽出回路１１３と、輪郭抽出回路１１３で抽出した輪郭を解析して、一定間隔を隔てた２点における輪郭線の幅を比較し、その比較した２つの輪郭線の幅から体位を判別する解析回路１１４とを画像処理装置に備える。 - 特許庁

To provide a digital display signal processing circuit dissolving such weak points as increasing the current consumption due to use of a signal source clock from a PLL circuit, increasing the cost because of requiring the adjustment process of the PLL circuit, and not being able to correctly sample an inputted digital display signal.例文帳に追加

ＰＬＬ回路からの信号源クロックを用いるため消費電流が増大し、またＰＬＬ回路の調整工程が必要となるためコストがかかり、更に入力されるデジタル表示信号を正しくサンプリングすることができないという欠点を解消したデジタル表示信号回路を提供する。 - 特許庁

When a communication error occurs in the communication control circuit 18 during the execution of a communication task and the internal operation is executed, the host microcomputer 14 resets the communication control circuit 18, and then allows the communication control circuit 18 to reexecute the communication task being executed at the occurrence of the communication error to restore the communication processing.例文帳に追加

ホストマイコン１４は、通信タスクの実行中に通信制御回路１８で通信エラーが発生し、このときに上記の内部動作が実行されていた場合には、通信制御回路１８をリセットした後、通信エラーの発生時に実行していた通信タスクを再度実行させて、通信処理を復旧させる。 - 特許庁

A synchronization detection circuit 15 detects a synchronizing signal in an image signal input from an image input terminal 24, and the detected synchronizing signal is supplied to a timing CTL (control means) 14 and the input image signal is supplied to a signal processing circuit 11 and an image composition and output circuit 13, respectively.例文帳に追加

画像入力端子２４から入力された画像信号は、同期検出回路１５により同期信号が検出され、検出された同期信号はタイミングＣＴＬ１４へ、入力された画像信号は信号処理回路１１、及び画像合成出力回路１３へそれぞれ供給される。 - 特許庁

The symmetry discrimination-class value conversion circuit 102 discriminates space symmetry and/or amplitude symmetry, based on a received space class value, and gives a result of the discrimination to a tap position rearrangement circuit 101 provided in a post-stage of a tap selection circuit 1 and conducts class value conversion processing corresponding to the discrimination result.例文帳に追加

対称性判定・クラス値変換回路１０２は、供給される空間クラス値に基づいて空間対称性および／または振幅対称性を判定し、判定結果を、タップ選択回路１の後段に設けられているタップ位置組み替え回路１０１に供給すると共に、判定結果に対応するクラス値変換処理を行う。 - 特許庁

A frequency selecting circuit 2c sets the bandwidth of the variable filter circuit 1b at a selection band width BWi of a channel corresponding to a large level in detection level signals Sdc1, Sdc2 and Sdcn in each demodulation processing system, and a gain control circuit 2a sets the attenuation quantity in the selection bandwidth BWi at an attenuation quantity αj corresponding to the large level.例文帳に追加

周波数選択回路2cが、可変フィルタ回路1bの帯域幅を、各復調処理系統での検波レベル信号Sdc1,Sdc2,Sdcn中の大レベルに対応するチャンネルの選択帯域幅ＢＷiに設定し、ゲイン制御回路2aが、選択帯域幅ＢＷiにおける減衰量を、大レベルに対応する減衰量αjに設定する。 - 特許庁

The polling type gathering circuit 24 executes polling to the sensors 11a to 11n via transmission lines 14a to 14n from a polling port 22 when receiving notice from the receiving circuit 23, and gathers the detecting data stored in the memory 12 of the respective sensors 11a to 11n, and outputs the data to a data processing circuit 25.例文帳に追加

ポーリング形収集回路２４は、受信回路２３から通知を受けると、ポーリング用ポート２２より伝送回線１４ａ〜１４ｎを介してセンサ１１ａ〜１１ｎにポーリングを行ない、各センサ１１ａ〜１１ｎのメモリ１２に記憶されている検知データを収集してデータ処理回路２５へ出力する。 - 特許庁

The time base correction circuit is provided with a 1H length detection circuit 9 that detects the time length of one period of the horizontal synchronizing signal (1H length) of a received video signal and a magnification/ reduction processing circuit 4 that calculates the amount of magnification or reduction to be corrected on the basis of a ratio of the detected 1H length to the 1H length at the output.例文帳に追加

入力ビデオ信号の水平同期信号の１Ｈの長さを検出する１Ｈの長さ検出回路９と、検出された１Ｈの長さと出力側の１Ｈの長さの比から補正すべき拡大または縮小演算を行なう拡大縮小処理回路４とを設けたことを特徴とする。 - 特許庁

The common circuit board 27 is provided with: detector circuits (light emission control circuit, signal processing circuit, etc.) of multiple prism-regressive transmissive photosensors 32 to 35 that are arranged along the card path 13; and light-emitting elements 32a to 35a and light-receiving elements 32b to 35b that are electrically connected to the detection circuits.例文帳に追加

共通回路基板２７には、カード搬送路１３に沿って配置されている複数のプリズム回帰式の透過型フォトセンサ３２〜３５の検出器回路（発光制御回路、信号処理回路等）と、当該検出器回路に電気的に接続される発光素子３２ａ〜３５ａ、受光素子３２ｂ〜３５ｃが実装されている。 - 特許庁

For generating a residual signal which should be the object of the next conversion processing, a D/A conversion circuit 24 converts the digital signal converted by the sub-A/D conversion circuit 22 into an analog signal and generates a signal which is to be removed from the analog signal, which is an object of conversion by the sub-A/D conversion circuit 22.例文帳に追加

ＤＡ変換回路２４は、つぎの変換処理の対象とすべき残差信号を生成するため、サブＡＤ変換回路２２により変換されたデジタル信号をアナログ信号に変換し、サブＡＤ変換回路２２による変換対象とされたアナログ信号から除去すべき信号を生成する。 - 特許庁

An optical disk recording and reproducing unit 50 is arranged at a center of a front surface of an optical disk recording and reproducing device, a power source circuit substrate 60 is arranged at one side, a digital signal processing circuit substrate 70 is arranged at the other side, further, a radio tuner 90, a microcomputer 81, and an analog circuit 82 are arranged at the back.例文帳に追加

光ディスク記録再生装置の前面中央に光ディスク記録再生ユニット５０を配置し、一方の側方には電源回路基板６０を配置し、他方の側方にはデジタル信号処理回路基板７０を配置し、さらに後方にはラジオチューナー９０とマイクロコンピュータ８１とアナログ回路８２を配置する。 - 特許庁

A controller of a sewing machine comprises a sewing machine control circuit comprising a rectifying part and a smoothening part for producing a first DC power source from an external AC power source, a motor driver, and a processing unit for driving and controlling the sewing machine, a protective circuit for protecting the control circuit of the sewing machine, and a DC-DC converter 15A.例文帳に追加

外部の交流電源から第１直流電源を生成する整流部および平滑部、モータ駆動ドライバ、および、ミシンの駆動制御を行なう演算処理装置からなるミシンの制御回路と、ミシンの制御回路を保護する保護回路と、ＤＣ−ＤＣコンバータ１５Ａとを備えたミシンの制御装置である。 - 特許庁

Through this processing, a closed circuit is configured that begins at a contact 11A of a telephone set connection terminal 11, passes through an off-hook detection circuit 19, the DPS relay 15, and the DP call circuit 21 in sequence via a conduction route 13A, and reaches a contact 11B of the telephone set connection terminal 11 via a conduction route 13B.例文帳に追加

この処理により、電話機接続端子１１の接点１１Ａから、通電経路１３Ａを介してオフフック検知回路１９，ＤＰＳリレー１５，ＤＰ発呼回路２１を順次経由して、更に通電経路１３Ｂを介して電話機接続端子１１の接点１１Ｂに至る閉回路が形成される。 - 特許庁

The correction processing part is comprised of units of a plurality of multipliers 15-1 to 15-n and adders 16-1 to 16-n (a_1 and b_1, a_2 and b_2, ...), its result is output via a multiplexing circuit 17 and addition between output of a multiplexing circuit 12 and output of the multiplexing circuit 17 is performed by an adder 18.例文帳に追加

補正処理部分では複数の乗算器１５−１〜１５−ｎ及び加算器１６−１〜１６−ｎ（ａ_1 とｂ_1 ，ａ_2 とｂ_2 ，・・・）のユニットから構成されており、その結果は多重回路１７経由で出力され、加算器１８にて多重回路１２の出力と多重回路１７の出力との加算を行う。 - 特許庁

This video camera is equipped with an image memory 7, a memory control arithmetic circuit 8, and a CCD driving circuit 11 to which a stroboscopic light emission signal is inputted in addition to a lens 1, a two-line mixed read type CCD 2 which uses a complementary color type color filter, 1st and 2nd signal processing circuits 3 and 6, and a synchronizing signal generating circuit 4.例文帳に追加

このビデオカメラは、レンズ１、補色型カラーフィルタを用いた２ライン混合読み出し方式のＣＣＤ２、第１、第２の信号処理回路３、６、同期信号発生回路４とともに、画像メモリ７、メモリ制御演算回路８、及びストロボ発光信号１０が入力されるＣＣＤ駆動回路１１を備えている。 - 特許庁

In this intermediate processing circuit for wide dynamic signal, asymmetric CRD type two-terminal circuits (C1, R1, R2 and D1) are connected to the inverted terminal of an operational amplifier IC, bidirectional RD type two-terminal circuits (D2 and R3) are connected to a feedback circuit, and an offset control circuit is connected to the non-inverted terminal.例文帳に追加

本発明の広ダイナミック信号中間処理回路は、演算増幅器ＩＣの反転端子に非対称ＣＲＤ形２端子回路（Ｃ１・Ｒ１・Ｒ２・Ｄ１）を接続し、帰還回路に双方向性ＲＤ形２端子回路（Ｄ２・Ｒ３）を接続し、非反転端子にオフセット調整回路を接続して成る。 - 特許庁

The display signal processing apparatus is equipped with a gradation reference voltage generation circuit 7 which generates ten gradation reference voltages and a D/A conversion circuit 23 which converts the display signal to a pixel voltage by selectively using the ten gradation reference voltages obtainable from the gradation reference voltage generation circuit 7.例文帳に追加

表示信号処理装置は１０個の階調基準電圧を発生する階調基準電圧発生回路７と、階調基準電圧発生回路７から得られる１０個の階調基準電圧を選択的に用いて表示信号を画素電圧に変換するＤ／Ａ変換回路２３とを備える。 - 特許庁

The detection circuit includes an amplifier for amplifying output signals from an oscillator; an offset adjusting circuit for adjustments for removing an initial offset voltage of output signals of the detection apparatus; a synchronous detection circuit for synchronous detection on the basis of reference signals; and a filter part for filter-processing signals after synchronous detection.例文帳に追加

検出回路は、振動子からの出力信号を増幅する増幅回路と、検出装置の出力信号の初期オフセット電圧を除去するための調整を行うオフセット調整回路と、参照信号に基づいて同期検波を行う同期検波回路と、同期検波後の信号のフィルタ処理を行うフィルタ部を含む。 - 特許庁

Detection precision and discrimination for a micro-wave type are enhanced since a threshold value is set not to affect a comparison result even when the output of the FM detection circuit 8 is varied by the temperature of the circuit 8 in the case where the output of the circuit 8 is compared with the threshold value in a detection-processing process.例文帳に追加

すると、ＦＭ検波回路８の出力を検出処理過程においてしきい値と比べる際に回路の温度によってＦＭ検波回路８の出力が変化しても比較結果に影響が出ないようなしきい値に設定できるので検出精度並びにその受信したマイクロ波のタイプの識別が良好になる。 - 特許庁

Since data inputted into the terminal 1 of the input/output circuit 10 is outputted from the terminal 2 via an output circuit 223 from an input buffer 13 and a gate control part 22 of an input/output circuit 20, the input/output circuits 10 and 20 can be tested through program processing without going through the internal bus B.例文帳に追加

そして、入出力回路１０の端子１に入力されたデータが入力バッファ１３および入出力回路２０のゲートコントロール部２２のセレクタ２２２から出力回路２２３を介して端子２から出力されるので、プログラム処理による内部バスＢを介することなく入出力回路１０，２０のテストが可能になる。 - 特許庁

Once a reproduction control circuit 203 detects that a ride guidance switch 103 is pressed, it makes a voice reproduction processing circuit 207 to reproduce a specific ride guidance voice stored previously in a semiconductor memory after a timer 204 clocks a specific time, and outputs the voice from a speaker 209 through a voice amplifying circuit 208.例文帳に追加

再生制御回路203は、乗車案内スイッチ103が押されたことを検知すると、タイマ204を用いて計測した所定時間後に、音声再生処理回路207に、半導体メモリに予め記憶させておいた所定の乗車案内音声を再生させ、音声増幅回路208を介してスピーカ209から出力させる。 - 特許庁

In the determination circuit 1-5, variation of the signals in the frequency area transmitted from the signal processing circuit 1-4 is continuously monitored in this way, an alarm such as a lamp and a buzzer is raised and an alarm signal is transferred to a network to which the determination circuit 1-5 is connected when magnitude of the fluctuation exceeds a fixed threshold, etc.例文帳に追加

判定回路１−５では、このように信号処理回路１−４から送られた周波数領域での信号の変化を常時モニタし、その変動の大きさが一定のしきい値を超えた場合などに、ランプ、ブザーなどの警報を発出したり、その接続するネットワーク上に警報信号を転送する。 - 特許庁

The signal processing circuit 130 includes a formatter 134 which generates a signal based upon external supply pattern information, a driver 136 which generates an inspected body drive signal based on the signal, and a comparing circuit 138 which receives a response signal from the body to be inspected and outputs an inspected body defect signal to the delivering circuit 132.例文帳に追加

信号処理回路１３０は、外部供給パターン情報を基に、信号を発生するフォーマッタ１３４と、信号を基に被検査体駆動信号を発生するドライバー１３６と、被検査体からの応答信号を受けて、被検査体不良信号を受け渡し回路１３２に出力する比較回路１３８とを含む。 - 特許庁

Since the short-circuit conductor 11 is connected to the ground conductor plate 9 via a pattern of a high frequency circuit of the printed circuit board, a power supply of the signal processing section is not fluctuated at radio communication and stable communication can be conducted even when wired communication and the radio communication are conducted in duplicate temporally.例文帳に追加

これによって、短絡導体１１はプリント回路基板の高周波回路のパターンを介して接地導体板９に接続されるために、無線通信時に信号処理部の電源が変動することがなく、有線通信と無線通信が時間的に重なっても安定した通信を行うことができる。 - 特許庁

An illumination light color temperature measurement circuit 407 measures illumination light color temperature of an object using output signal of the second noise reduction circuit 406, a CPU 408 generates video processing adjustment parameter used for image pickup signals based on measurement result of the illumination light color temperature measurement circuit 407.例文帳に追加

照明光色温度測定回路４０７によって、第２のノイズリダクション回路４０６の出力信号を用いて被写体の照明光色温度を測定し、ＣＰＵ４０８で照明光色温度測定回路４０７の測定結果に基づいて、撮像信号に使用する映像処理補正パラメータを生成する。 - 特許庁

The circuit simulation device 10 comprises an analysis selection part 223 selecting either of direct method and repetitive method as a solution determination method for a coefficient matrix corresponding to a circuit equation of an analysis object circuit; and analysis processing parts 224 and 225 finding a solution to the coefficient matrix by the selected solution determination method.例文帳に追加

本発明による回路シミュレーション装置１０は、直接法と反復法のいずれかを、解析対象回路の回路方程式に対応する係数行列の求解方法として選択する解析選択部２２３と、選択された求解方法によって係数行列の解を求める解析処理部２２４、２２５とを具備する。 - 特許庁

A multiplier circuit 8 multiplies the obtained correction coefficient with the imaging signal to correct the peripheral luminous quantity level, and a correction circuit 10 receives a control signal in interlocking with the coefficient arithmetic circuit 19 to carry out noise correction processing by using the control signal.例文帳に追加

その求められた補正係数によって乗算回路８で撮像信号に乗算し周辺光量レベルを補正させるとともに、補正回路１０では、係数演算回路１９からの補正係数に連動した制御信号が入力され、その制御信号によってノイズ補正処理を行うものである。 - 特許庁

The second step of, the method comprises performing frequency sweeping from the high frequency sweeping oscillation circuit 13 in the outside magnetic field of the field of interest, measuring a peak frequency f_h of the reverse directional loss S_12 by the electric power measuring circuit 12A, outputting to the calculation processing circuit 10, and measuring the peak frequency f_h.例文帳に追加

次に、測定対象の外部磁場中において高周波掃引発振回路１３からの周波数掃引を行ない、電力測定回路１２Ａにより逆方向損失Ｓ_１２のピーク周波数ｆ_ｈを測定し、演算処理回路１０に出力して、そのピーク周波数ｆ_ｈを測定する。 - 特許庁

Further, the carrier wave reproducing circuit 10 is provided with a replace circuit 17 for executing processing for making the value of the LPF close to a central value after the synchronism establishment of a carrier wave, sweeper 18 and adder 19 for adding the output of this sweeper 18 and the output of the replace circuit 17 and outputting the result to the adder 20.例文帳に追加

更に、搬送波再生回路１０は、搬送波の同期確立後にＬＰＦ１６の値を中心値に近づけるための処理を実行する置き換え回路１７、スイーパー１８、このスイーパー１８の出力と置き換え回路１７の出力とを加算して加算器２０へ出力する加算器１９を備える。 - 特許庁

To provide a digital normalization circuit which facilitates changing the variable width of input data and the number of bits of input/output data and simplifies circuit configuration, to make a circuit scale small in the case of digital normalization processing that is conducted, in the case of allocating the input data of a certain number (N) of bits to the number of bits which is smaller than the certain number.例文帳に追加

あるビット数（Ｎ）の入力データを、これより小さいビット数に割り当てる場合のデジタル正規化処理に際し、入力データの可変幅や入出力データのビット数の変更を容易に行えるフレキシブル化し、また回路構成を簡略化して回路規模を小さくするデジタル正規化回路を提供する。 - 特許庁

Whether or not the data 33a are matched with information showing the erasable or unerasable processing object of the data units 33b stored in a reference circuit 32b is determined by a comparator circuit 32c and a determination circuit 32d, and when they are matched, it is decided that the data units in the memory 33 are erasable or unerasable.例文帳に追加

比較回路３２c及び判定回路３２dにより、データ３３aが、参照回路３２ｂに保持されたデータ単位３３bの消去可又は消去不可の処理対象を示す情報と、一致するか否かを比較し、一致しているときには、メモリ３３内のデータ単位を消去可又は消去不可と判定する。 - 特許庁

A microcomputer 50 obtains a brightness average value of image data from a brightness average value detecting circuit 22, directs an inverter circuit 62 to oscillate at a duty ratio corresponding to the obtained brightness average value, and directs an output processing circuit 33 to perform gamma correction with gamma correction data corresponding to the obtained brightness average value.例文帳に追加

マイコン５０は、輝度平均値検出回路２２から画像データの輝度平均値を取得して、取得した輝度平均値に対応するデューティ比での発振をインバータ回路６２に指示するとともに、取得した輝度平均値に対応するガンマ補正データでのガンマ補正を出力処理回路３３に指示する。 - 特許庁

An average luminance level of an input video signal is detected by a video processing circuit 2, the luminance of a backlight source 6 is automatically adjusted based on the latest value of the average luminance level and a change degree of the average luminance level within predetermined time by a dimming circuit 7 and a main control circuit 8.例文帳に追加

映像処理回路２により入力映像信号の平均輝度レベルを検出し，調光回路７及びメイン制御回路８により，前記平均輝度レベルの最新値と予め定められた時間内における前記平均輝度レベルの変化度とに基づいて，バックライト光源６の輝度を自動調節する。 - 特許庁

Based upon RACH resource information from an RACH resource managing circuit 13, SIR information from a finger part 4, error rate information from a decoding part 5 and traffic channel resource information from a call processing controller 2, an AICH control circuit 14 outputs an AICH control signal to an AICH generating circuit 3.例文帳に追加

ＡＩＣＨ制御回路１４はＲＡＣＨリソース管理回路１３からのＲＡＣＨリソース情報、フィンガ部４からのＳＩＲ情報、復号部５からの誤り率情報、呼処理制御装置２からのトラフィックチャネルリソース情報を基にＡＩＣＨ制御信号をＡＩＣＨ生成回路３に出力する。 - 特許庁

A nonvolatile semiconductor memory device 10 is provided with a memory cell array 20; a shift value storing region 25 which stores a shift value SET; a control circuit 50 which controls data reading and writing for the memory cell array 20 and the shift value storing region 25; and a data processing circuit 100 which is connected to the control circuit 50.例文帳に追加

不揮発性半導体記憶装置１０は、メモリセルアレイ２０と、シフト値ＳＦＴを格納するシフト値格納領域２５と、メモリセルアレイ２０及びシフト値格納領域２５に対するデータの読み書きを制御する制御回路５０と、制御回路５０に接続されたデータ処理回路１００とを備える。 - 特許庁

The reference frequency generating circuit employed for a signal conditioner conducting signal processing is provided with a counter circuit that counts a known gate signal with a system clock signal and a frequency divider that applies frequency division to the system clock signal by using a ratio of the count of the counter circuit to a received data signal for a frequency division ratio.例文帳に追加

信号処理を行うシグナルコンディショナに用いられる基準周波数発生回路において、既知のゲート信号をシステムクロック信号でカウントするカウンタ回路と、このカウンタ回路のカウント値と入力されるデータ信号との比を分周比として前記システムクロック信号を分周する分周器とを設ける。 - 特許庁

The charger 30 is equipped with a voltage adjusting circuit 204 which outputs a source voltage generated by superposing the sensor signal on a predetermined voltage to a charging terminal 205, by using DC electric power having the predetermined voltage input from a constant current circuit 202 and the sensor signal input from a sensor signal processing circuit 203.例文帳に追加

充電器３０は、定電流回路２０２から入力される所定電圧の直流電力と、センサ信号処理回路２０３から入力されるセンサ信号とから、当該所定電圧にセンサ信号を重畳した電源電圧を充電端子２０５へ出力する電圧調整回路２０４を備えている。 - 特許庁