「circuit processing」に関連した英語例文の一覧と使い方(99ページ目) - Weblio英語例文検索

To suppress the leakage of a signal from a communication processing unit and an interference to other communication processing unit, a circuit or a device in a radio communication unit having a plurality of communication processing units.例文帳に追加

複数の通信処理部を有する無線通信装置において、通信処理部からの信号の漏洩、およびそれによる他の通信処理部、回路あるいは装置への干渉を抑制するのに好適な構成を得る。 - 特許庁

A ROM data transfer circuit 20 writes in control data used for image processing recorded on a ROM 8 by a first record means 7 used for subfield orthogonal conversion processing and frame delay processing of image data.例文帳に追加

ＲＯＭデータ転送回路２０は、サブフィールド直交変換処理と映像データのフレーム遅延処理に用いる第１の記録手段７にＲＯＭ８に記録された画像処理に用いる制御データを書き込む。 - 特許庁

A path search means for searching a signal processing path is arranged for deciding each signal processing sequence of a plurality of signal processing software modules, which is stored in a circuit configuration information storing control means.例文帳に追加

回路構成情報格納管理手段に記憶されている前記複数個の信号処理ソフトウエアモジュールのそれぞれの信号処理順序を決定するために信号処理経路を探索する経路探索手段を設ける。 - 特許庁

To provide an image processor which increases the speed of image processing by learning the procedure of image processing that enables construction of a desired image processing circuit without being limited by an image filter.例文帳に追加

画像フィルタに制限されずに希望する画像処理回路を構築することを可能とする画像処理手順を学習することができ、画像処理の処理速度を向上させることが可能な画像処理装置を提供する。 - 特許庁

In buffer information initialization processing 110, a buffer 20 is initialized first and five frames are simultaneously encoded by parallel encoding processing 120 by a parallel encoding processing circuit to output ES (Elementary Stream) data.例文帳に追加

バッファ情報初期化処理１１０において、バッファ２０が初期化された後、並列符号化処理回路による並列エンコード処理１２０により、同時に５つのフレームの符号化処理が行われ、ＥＳデータを出力する。 - 特許庁

An image signal processing circuit 40 performs processing for calculating the measurement value of the superposition error and detecting a focus position giving a minimum MIS and processing for finding the TIS and the expected value from the measurement value.例文帳に追加

画像信号処理回路４０は、重ね合わせ誤差の測定値を算出し、ＭＩＳが最小となるフォーカス位置を検出する処理と、測定値からＴＩＳ及び期待値を算出する処理とを行う。 - 特許庁

To provide a data processing apparatus and method for considerably reducing the storage capacity of a temporary storage means required for interleave processing and decreasing a required circuit scale and a processing amount of data.例文帳に追加

インタリーブ処理に要する一時記憶手段の記憶容量を大幅に削減することができ、かつ、必要な回路規模及びデータの処理量を削減することができるデータ処理装置及び方法を提供すること。 - 特許庁

Since the substrate 5 can be subjected to cleaning processing locally using the processing fluid from the processing fluid nozzle 7, unnecessary damage to the substrate 5 and the circuit pattern collapse are prevented while removing foreign matter in a specific place.例文帳に追加

基板５を処理流体ノズル７からの処理流体により局所的に洗浄処理することができるため、基板５に対して不必要なダメージ、回路パターン倒れを防ぎつつ、特定箇所の異物を除去できる。 - 特許庁

To provide a delay control processing method capable of finishing in a short processing time and capable of effecting delicate delay control in a circuit designing, and a delay control processing system.例文帳に追加

本発明は、回路設計において短い処理時間で終了することが可能であり且つきめ細かな遅延調整が可能な遅延調整処理方法及び遅延調整処理システムを提供することを目的とする。 - 特許庁

To provide an image processing apparatus wherein a filter processing circuit in monochromatic and color reading modes can be simplified and the access to matrix configuration line memories in the filter processing can be designed identical between the monochromatic and color reading modes.例文帳に追加

モノクロ読み取り時およびカラー読み取り時におけるフィルタ処理回路を簡略化することができ、フィルタ処理におけるマトリクス構成用ラインメモリのアクセスを、モノクロ読み取り時、カラー読み取り時で同一とする。 - 特許庁

A random number generation circuit includes a seed value generation processing unit that generates a seed value through software processing and a random number generation unit that generates, by being given the seed value, a random number through hardware processing.例文帳に追加

実施形態の半数発生回路は、ソフトウェア処理によってシード値を発生するシード値発生処理部と、前記シード値が与えられてハードウェア処理によって乱数を発生する乱数発生部とを具備する。 - 特許庁

A magnification processing circuit 44 generates magnified image data by magnifying the reduced image data 32a stored in the buffer memory 27 to the size of the source image data 31 in parallel with predetermined image processing by an image processing section 24.例文帳に追加

拡大処理回路４４は、画像処理部２４の所定の画像処理に並行して、バッファメモリ２７に記憶された縮小画像データ３２ａを原画像データ３１のサイズに拡大して拡大画像データを生成する。 - 特許庁

One inverse spread processing circuit 17 and an integrator 18 conduct inverse spread processing, to ensure synchronization with a received signal Din and inverse spread processing for original data DATA in the received signal Din in time division.例文帳に追加

受信信号Ｄinとの同期を確保するための逆拡散処理と、受信信号Ｄin中の原データＤＡＴＡを逆拡散する処理とを、１つの逆拡散回路１７と積分器１８によって時分割で行う。 - 特許庁

A gradation conversion processing part 72 operates gradation conversion processing (gamma correction) according to a prescribed gradation conversion curve to the image signals(input images) of R, G and B input to an image signal processing circuit 56.例文帳に追加

階調変換処理部７２は、画像信号処理回路５６に入力されたＲ、Ｇ、Ｂの画像信号（入力画像）に対して、所定の階調変換曲線に従って階調変換処理（ガンマ補正）を施す。 - 特許庁

This image processing CCD detector is provided with photodiode pixels, dummy pixels or shade pixels and a data processing circuit executes image compression processing to optional data in 8×8 pixel units obtained from the CCD detector.例文帳に追加

画像処理用ＣＣＤ検出器が、フォトダイオード画素、ダミー画素あるいは遮光画素を具備し、ＣＣＤ検出器から得られた任意の８×８画素単位のデータに対してデータ処理回路が画像圧縮処理を実施する。 - 特許庁

To provide an image processing apparatus and an image processing method, which provide with a processing block for applying magnification processing to image data in units of a plurality of lines and carry out the magnification processing by diversified magnification settings with a simple circuit configuration at a high speed even when another block exists at the post-stage of the processing block whereby the number of input lines of the image data is limited.例文帳に追加

画像データを複数ライン単位で変倍処理する処理ブロックを備えるとともに、その処理ブロックの後段側に、画像データの入力ライン数が制限される他の処理ブロックが存在する場合であっても、簡略な回路構成で多様な倍率設定による変倍処理を高速に行うことを可能とする。 - 特許庁

A processing unit of compression processing and extension processing by a compression/extension circuit 43 is set to the predetermined number of lines that can be stored in input image data buffer memories 421, 422 and output image data buffer memories 451, 452, compressed data are divided for the processing unit, and compression processing and extension processing are separately and alternately performed repeatedly.例文帳に追加

圧縮伸長兼用回路４３による圧縮処理と伸長処理の処理単位が、入力画像用データバッファメモリ４２１，４２２と出力画像用データバッファメモリ４５１，４５２に記憶可能な画像データの所定ライン数に設定され、圧縮データが処理単位で分割されて圧縮処理と伸長処理とが別々でかつ交互に繰り返し処理される。 - 特許庁

The signal processing circuit 1 is equipped with a main controller 14 which acquires information for processing used for signal processing, a storage 12 which stores the information for processing acquired by the main controller 14, and a processor 16 which operates in parallel with the main controller 14 and performs signal processing, based on the information for processing stored in the storage 12.例文帳に追加

信号処理回路１０は、信号処理に用いられる処理用情報を取得する主制御部１４と、主制御部１４によって取得された処理用情報を格納する記憶部１２と、主制御部１４と並行して動作し、記憶部１２に格納された処理用情報に基づいて信号処理を行う処理部１６と、を備える。 - 特許庁

The system provides a software module executable in the data processing terminal and a hardware module via a network by inputting a data processing procedure, a processing time constraint, and a scale of the programmable logic circuit in the data processing terminal according to a processing procedure different by user, while referring to corresponding processing from a prepared software library and a hardware library.例文帳に追加

ユーザーにより異なる処理手順に応じて、データ処理手順と、処理時間制約と、データ処理装置が持つプログラマブル論理回路の規模を入力することにより、予め用意してあるソフトウェアライブラリとハードウェアライブラリから該当する処理を参照して、データ処理端末で実行可能なソフトウェアモジュールとハードウェアモジュールをネットワークを介して提供するシステム。 - 特許庁

A processing unit of compression processing and decompression processing by the compression/decompression combination circuit 100 is set to the prescribed number of lines of image data to be stored in input image line memories 112 and 113 and output image line memories 122 and 123, compression data are divided by the processing unit, and the compression processing and the decompression processing are repeatedly processed separately in turn.例文帳に追加

圧縮伸長兼用回路１００による圧縮処理と伸長処理の処理単位が入力画像用ラインメモリ１１２，１１３と出力画像用ラインメモリ１２２，１２３とに記憶される画像データの所定ライン数に設定され、圧縮データが処理単位で分割されて、圧縮処理と伸長処理とが別々に交互に繰り返し処理される。 - 特許庁

A picture data control circuit 18 transfers the processed picture from the circuit 16 and an output picture from the circuit 30 between an intermediate buffer 20, a compression/ extension processing circuit 22 and a main memory 14 respectively as a main picture and the thumbnail.例文帳に追加

画像データ制御回路１８は、色処理回路１６からの処理済み画像及びファイル用サムネイル処理回路３０の出力画像をそれぞれ主画像及びサムネイルとして、中間バッファ２０、圧縮伸長処理回路２２、及び主メモリ１４間で転送する。 - 特許庁

Since the difference detection circuit 5 detects a motion amount by calculating a difference between the frames subjected to noise reduction processing by the first averaging circuit 7 and the second averaging circuit 8, the difference detection circuit 5 can highly accurately determine a motion component of a subject and a noise component.例文帳に追加

差分検出回路５は、第１平均化回路７と第２平均化回路８とによってノイズ低減処理がされたフレーム間の差分を取って動き量を検出するため、被写体の動き成分とノイズ成分とを高精度に判別することができる。 - 特許庁

A frequency analysis circuit 5 and an energy analysis circuit 6 apply frequency analysis and energy strength analysis to a received signal, a signal processing circuit 7 converts the resulting signal into matrix data of a frequency versus energy channel, and a counter circuit 8 counts number of times of occurrence of the same data.例文帳に追加

受信信号は、周波数分析回路５、エネルギ分析回路６で周波数分析、エネルギ強度分析され、信号処理回路７により、周波数チャネル対エネルギチャネルのマトリクスデータに変換され、カウンタ回路８にて、同一データの発生回数がカウントされる。 - 特許庁

An input processing part 15 inputs information of a control card 13, a pattern file 12, and an input net list 11, and stores it into an internal database 14, a transistor circuit division step 16 divides the circuit into a CCC (Chanel-Connected-Components) unit, and a circuit recognition step 17 recognizes the circuit.例文帳に追加

入力処理部１５は、入力ネットリスト１１と、パタンファイル１２と、コントロールカード１３の情報を入力し、内部データベース１４に格納し、トランジスタ回路分割１６が回路をＣＣＣ単位に分割し、回路認識１７が回路認識を行う。 - 特許庁

The minimum operating voltage detecting circuit 14 detects the minimum voltage, where the digital signal processing circuit 12 can be operated in a designed performance and controls the voltage adjusting circuit 18 so as to adjust a power source voltage of the semiconductor integrated circuit 10 at the minimum voltage.例文帳に追加

最低動作電圧検出回路１４は、ディジタル信号処理回路１２が設計性能で動作し得る最低電圧を検出し、半導体集積回路１０の電源電圧をその最低電圧に調整するように電圧調整回路１８を制御する。 - 特許庁

A distortion elimination circuit 16 applies distortion elimination processing to compressed data that are decoded by a variable length code decode circuit 11, inversely quantized by an inverse quantization circuit 12 and subjected to inverse orthogonal transformation by an inverse orthogonal transform circuit 13.例文帳に追加

可変長符号でデコード回路１１にて復号化され、逆量子化回路１２にて逆量子化され、さらに逆直交変換回路１３にて逆直交変換された圧縮データに対して、歪除去回路１６にて歪み除去処理が行われる。 - 特許庁

The reconstitution time (data volume × constitution time per unit data) of the processing function circuit block is compared with that of wiring, and when the reconstitution time of wiring is longer, a wiring fixing circuit is selected as a skeleton circuit and skeleton circuit information is generated.例文帳に追加

処理機能回路ブロックの再構成時間（データ量×単位データあたりの構成時間）と配線の再構成時間を比較し、配線の再構成時間が長い場合には、配線固定回路をスケルトン回路として選択し、スケルトン回路情報を生成する。 - 特許庁

The camera consists of a CCD 101, image signal processing circuit 102, switching device for CCD 103, CCD timing generating circuit 104, variable delay circuit 105, shutter mode switching control circuit 106, random shutter trigger signal input terminal 107, and switching device 108 for a strobe.例文帳に追加

ＣＣＤ１０１、映像信号処理回路１０２、ＣＣＤ用切替器１０３、ＣＣＤタイミング発生回路１０４、可変遅延回路１０５、シャッタモード切替制御回路１０６、ランダムシャッタトリガ信号入力端子１０７、ストロボ用切替器１０８より構成される。 - 特許庁

A close side signal I1 outputted by a 1st signal processing circuit 11 and a signal I2c outputted by the clamp circuit 13 are inputted to a calculating circuit 14, then an output ratio (I1/(I1+I2c)) is calculated, and an output ratio signal showing the result is outputted by the circuit 14.例文帳に追加

演算回路１４は、第１信号処理回路１１から出力された近側信号Ｉ1 と、クランプ回路１３から出力された信号Ｉ2cとを入力し、出力比（Ｉ1／（Ｉ1 ＋Ｉ2c））を演算し、その結果を表す出力比信号を出力する。 - 特許庁

The microprocessor 15 controls the disk control circuit 16 based on a control program stored in the mask ROM 17 so that recording/reproducing processing can be performed to a flexible magnetic disk 22a by a recording and reproducing circuit 10 and a spindle circuit 11 and an actuator circuit 12.例文帳に追加

マスクＲＯＭ１７に格納された制御プログラムに基づいて、マイクロプロセッサ１５がディスク制御回路１６を制御し、記録再生回路１０とスピンドル回路１１とアクチュエータ回路１２とによって、フレキシブル磁気ディスク２２ａに対して記録／再生処理を行う。 - 特許庁

A page printer has a memory 5, a control circuit 3 for performing the drawing processing of printing data, a compression circuit 6 for compressing drawing data, a stretching circuit 7 for stretching compressed data and video output circuit 8 for outputting the stretched data to a printer engine 1 as a video signal.例文帳に追加

メモリ５と、印刷データを描画処理する制御回路３と、描画データを圧縮処理する圧縮回路６と、圧縮データを伸長する伸長回路７と、伸長データをビテオ信号として、プリンタエンジン１に出力するビデオ出力回路８とを有する。 - 特許庁

The output transistor 25 acts also like an optical axis selection means, and when the output transistor 25 receives a selection signal from an optical axis selection circuit 17, the output transistor 25 outputs a light receiving signal amplified by the first stage amplifier circuit 12 to a signal processing circuit (clamp circuit).例文帳に追加

この出力トランジスタ２５は光軸選択手段をも兼ねるものであり、この出力トランジスタ２５が光軸選択回路１７からの選択信号を受けると、初段増幅回路１２で増幅した受光信号を信号処理回路（クランプ回路）に出力する。 - 特許庁

The characteristic of a high-pass coring circuit 14 is changed according to the amplification volume of an AGC circuit 12 at least between the high-pass coiring circuit 14 and a nonlinear processing circuit 16, and the device employs the output of a subtractor 17 as its output video signal.例文帳に追加

高域コアリング回路１４と非線形処理回路１６のうち、少なくとも高域コアリング回路１４の特性をＡＧＣ回路１２の増幅量に応じて変更させることを特徴とし、減算器１７の出力を出力映像信号としている。 - 特許庁

Upon creation of access information for accessing a wireless tag circuit element To, to which a signal processing circuit 3 is intended to carry out an interrogation, a transmission part 11 of a high-frequency circuit 2 and an antenna 1 transmit this created access information in a non-contact manner to the wireless tag circuit element To.例文帳に追加

信号処理回路３が質問対象の無線タグ回路素子Ｔoにアクセスするアクセス情報を生成すると、この生成したアクセス情報を、高周波回路２の送信部１１及びアンテナ１が非接触で無線タグ回路素子Ｔoに送信する。 - 特許庁

A filter processing integrated circuit comprises: a storage circuit; a filter coefficient calculating unit which receives frequency information specifying a passing band of an output signal in filter processing and sets a filter coefficient calculated based upon the frequency information in a storage circuit; and a filter unit which performs the filter processing for an input signal based upon the filter coefficient set in the storage circuit and outputs the output signal.例文帳に追加

フィルタ処理集積回路は、記憶回路と、フィルタ処理における出力信号の通過域を特定する周波数情報を受信し、周波数情報に基づいて算出されるフィルタ係数を記憶回路に設定するフィルタ係数算出部と、記憶回路に設定されたフィルタ係数に基づいて、入力信号に対してフィルタ処理を施して出力信号を出力するフィルタ部と、を備える。 - 特許庁

To easily connect a high frequency control element to a baseband circuit without changing a processing format of the firmware of the baseband circuit when changing a high frequency control element, with respect to a high frequency communication controller and its method for performing the transmission and reception processing of a high frequency signal in a high frequency control circuit and performing the digital processing of data included in the high frequency signal in the baseband circuit.例文帳に追加

高周波制御回路部にて高周波信号の送受信処理を行い、ベースバンド回路部にて高周波信号に含まれるデータのディジタル処理を行う高周波通信制御装置および方法に関し、高周波制御素子を変更する際に、ベースバンド回路部のファームウェアの処理形式を変更せずに高周波制御素子をべースバンド回路部に容易に接続することを目的とする。 - 特許庁

A video signal processing apparatus of one embodiment comprises: a sharpening processing circuit which sharpens multi-parallactic video relating to an input video signal; a viewing area boundary improvement processing circuit which improves the viewing area boundary of the sharpened multi-parallactic video; and a viewing area magnification processing circuit which magnifies a viewing area of the multi-parallactic video the viewing area boundary of which has been improved.例文帳に追加

一実施形態の映像信号処理装置は、入力映像信号に関する多視差映像を鮮鋭化する処理を行う鮮鋭化処理回路と、鮮鋭化する処理が行われた多視差映像の視域境界を改善する処理を行う視域境界改善処理回路と、視域境界を改善する処理が行われた多視差映像に対して視域を拡大する処理を行う視域拡大処理回路と、を備えている。 - 特許庁

To easily design a data private processing unit VU in a high-level language, in a VUPU processor having a data universal processing unit PU capable of universal processing and the VU capable of performing specific data processing by a private circuit to be executed at high speed by hardware.例文帳に追加

汎用処理が可能な汎用データ処理ユニットＰＵと、特定のデータ処理を専用回路化し、ハードウェアで高速に実行可能な専用データ処理ユニットＶＵとを有するＶＵＰＵプロセッサにおいて、高級言語でＶＵを容易に設計できるようにする。 - 特許庁

To provide a data transformation processing apparatus and method capable of performing loss-less orthogonal transformation processing with a little arithmetic processing or in small circuit scale and further capable of performing loss-less orthogonal transformation processing with high transformation accuracy.例文帳に追加

従来のロスレス４点直交変換の処理方法では、乗算処理が多く必要であり、更に変換精度を上げようとすれば、丸め処理の少ない方法を選ぶ必要があるが、演算回数が増えて処理速度が遅くなり、また回路規模が大きくなる。 - 特許庁

To provide a technique for executing image processing on another piece of image data in background without hindering displaying of a moving image in a configuration which performs image processing on moving image data and image processing on the other image data by a common processing circuit.例文帳に追加

動画像データに対する画像処理と他の画像データに対する画像処理を共通の処理回路で行う構成において、動画像の表示に支障をきたすことなく、バックグラウンドで他の画像データに対する画像処理を実行するための技術を提供する。 - 特許庁

The smooth filter processing section 5 decreases the gain comparatively steeply with the provided time constant more than that of a conventional circuit, the time constant of the gain provided by the smooth filter processing section 5 is extended by a time constant extension processing section 6 and the resulting time constant is set to a gain adjustment processing section 2.例文帳に追加

スムーズフィルタ処理５は付与された時定数でゲインを従来例より比較的急峻に下げ、スムーズフィルタ処理５により付与されるゲインの時定数が時定数延長処理６により延長され、ゲイン調整処理２に設定される。 - 特許庁

To provide an image data processing unit whose circuit scale can be reduced compared with a conventional processing unit in the processing, where YCrCb ratio of image data received in units of 8×8 pixel blocks is converted, so as to attain high-speed processing, and to provide its method and a camera system.例文帳に追加

８×８画素ブロック単位で入力される画像データのＹＣｒＣｂ比を変換する処理において、従来に比べて回路規模を削減でき、処理を高速化できる画像データ処理装置およびその方法ならびにカメラ・システムを提供する。 - 特許庁

The clock frequency controller is provided with a clock generation circuit 14, a frequency determination circuit 12 and a signal processing circuit 15, thus a clock frequency of the signal processing circuit 15 is always supplied in reproducing an input signal from an optical disk player, for example, MP3, WMA or the like, thereby reducing a power consumption.例文帳に追加

クロック生成回路１４、周波数判定回路１２、信号処理回路１５を備える事により、光ディスク再生装置等からの入力信号、例えばＭＰ３やＷＭＡなどを再生する際の信号処理回路１５のクロック周波数を処理能力に合わせたクロック周波数を常時供給するため低消費電力が実現できる。 - 特許庁

The processor circuit comprises an expander circuit 2a for variable-length-decoding compressed image data to generate quantized data, a first turn processor circuit 3a for in-block turn processing a plurality of image blocks forming the quantized data, and a second turn processor circuit 4a for forming the plurality of image blocks into variable-length code blocks after the in-block turn processing.例文帳に追加

圧縮画像データを可変長復号して量子化データを生成する伸張回路２ａ、量子化データを構成する複数の画像ブロックのそれぞれをブロック内回転処理する第１回転処理回路３ａ、及びブロック内回転処理後の複数の画像ブロックを可変長符号化して全体回転処理する第２回転処理回路４ａを備える。 - 特許庁

The processing apparatus 10 is provided with a reconfigurable circuit 12, a constant table 70 for storing constant data necessary for executing initial arithmetic processing on the reconfigurable circuit, a memory part 27 to which the output of a logic circuit is supplied, and a command memory 61 for supplying the output of the logical circuit to the storage part as the address of the storage part.例文帳に追加

本発明の処理装置１０は、リコンフィギュラブル回路１２と、リコンフィギュラブル回路上で所期の演算処理を実行するために必要な定数データを保持する定数テーブル７０と、論理回路の出力を供給されるメモリ部２７と、論理回路の出力を記憶部のアドレスとして記憶部に供給させるコマンドメモリ６１を備える。 - 特許庁