「dq」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

In a learning processing section 60, command currents Idc and Iqc are set so that a current flowing through a U phase reaches zero, and the Idc and Iqc are converted into command voltages Vdc and Vqc on a dq axis from a voltage equation and output to a three-phase conversion section 52 through selectors S1 and S2.例文帳に追加

学習処理部６０では、Ｕ相を流れる電流がゼロとなるように、指令電流Ｉｄｃ，Ｉｑｃを設定し、電圧方程式からこれをｄｑ軸上の指令電圧Ｖｄｃ、Ｖｑｃに変換した後、セレクタＳ１，Ｓ２を介して３相変換部５２に出力する。 - 特許庁

A comparison discriminating circuit 16 outputs a discriminated result TR in which it is compared and discriminated whether data DQ to be discriminated outputted from the internal circuit 1 and an expected value EX of the data to be discriminated are coincident or not based on the second reference clock signal DQS.例文帳に追加

比較判定回路１６は、第二の基準クロック信号ＤＱＳに基づいて、内部回路１から出力される被判定データＤＱと該被判定データの期待値ＥＸとが一致するか否かを比較判定した判定結果ＴＲを出力する。 - 特許庁

A semiconductor memory has data registers 103-1, 103-2 latching write-in data, DQ write-driver 101-1, 101-2 driving a data line in accordance with write data, DM registers 117-1, 117-2 latching a control signal deciding whether write data is masked or not.例文帳に追加

半導体記憶装置は、書き込みデータをラッチするデータレジスタ１０３−１、１０３−２と、書き込みデータに応じてデータ線を駆動するＤＱライトドライバ１０１−１、１０１−２と、書き込みデータをマスクするか否かの制御信号をラッチするＤＭレジスタ１１７−１、１１７−２とを有する。 - 特許庁

Multipliers 11, 12 apply spread modulation to digital data signals Di, Dq between 1st spread codes Ci, Cq generated by spread code generators 31, 32, to obtain spread modulation signals (Di.Ci) 41, (Dq.Cq) 42.例文帳に追加

デジタルデータ信号Ｄｉ，Ｄｑは、拡散符号生成器３１，３２で生成された第１の拡散符号Ｃｉ，Ｃｑとの間で、乗算器１１，１２により拡散変調され、拡散変調信号（Ｄｉ・Ｃｉ）４１及び（Ｄｑ・Ｃｑ）４２が得られる。 - 特許庁

A voltage command vector on a dq coordinate is transformed on the ab coordinate, and it is determined whether currents for two phases can be detected without correcting the voltage command vector, based on the amplitude of the coordinate axis components (v_a, v_b) of the voltage command vector on the ab coordinate.例文帳に追加

ｄｑ座標上の電圧指令ベクトルをａｂ座標上に変換し、ａｂ座標における電圧指令ベクトルの座標軸成分（ｖ_a、ｖ_b）の大きさに基づいて、電圧指令ベクトルを補正することなく２相分の電流を検出可能かを判断する。 - 特許庁

At the time of request T0 for switching from a second piston motion placing emphasis on sound vibration to a first piston motion placing emphasis on efficiency, a target intake-air flow tQ is changed by a predetermined variation width dQ so that fluctuations of torque associated with the switching of the piston motions are offset.例文帳に追加

音振重視の第２ピストンモーションから効率重視の第１ピストンモーションへの切換要求時Ｔ０に、ピストンモーションの切換に伴うトルク変動を相殺するように、目標吸気量ｔＱを所定の変動幅ｄＱだけ変更する。 - 特許庁

For instance, input circuits (A0'-A23') 15 for a plurality of address pins are arranged on other end side (lower side) of a chip 11 with other control circuits arranged thereon, adjacently to input circuits (DQO'-DQ23') 16 for a plurality of DQ pins.例文帳に追加

たとえば、複数のアドレスピン用の入力回路（Ａ０’〜Ａ２３’）１５を、その他の制御回路が配置されているチップ１１の他端側（下側）に、それぞれ、複数のＤＱピン用の入力回路（ＤＱ０’〜ＤＱ２３’）１６に隣接させて配置する。 - 特許庁

Command currents idr and iqr set by a command current setting part 30 are converted into components on an αβ coordinate by a fixed coordinate conversion part 50, the sign of a β component is inverted afterwards, and then they are converted into components on a dq coordinate by a rotating coordinate conversion part 54.例文帳に追加

指令電流設定部３０によって設定される指令電流ｉｄｒ，ｉｑｒは、固定座標変換部５０によってαβ座標系に変換された後、β成分の符号が反転され、回転座標変換部５４によってｄｑ座標系に変換される。 - 特許庁

A phase resistance computer 43 computes phase resistance Ru, Rv and Rw, using each phase current detected value Ix and each phase voltage commands Vux, Vvx and Vwx described above, and a corrector 44 corrects phase voltage commands Vu, Vv and Vw obtained by the axis dq/three-phase converter 23, based on these computed values.例文帳に追加

相抵抗算出部４３は、これらの各相電流検出値Ｉｘおよび各相電圧指令値Ｖux，Ｖvx，Ｖwxを用いて相抵抗Ｒu，Ｒv，Ｒwを算出し、補正部４４は、これらの算出値に基づき、ｄｑ軸／３相変換部２３により得られる相電圧指令値Ｖu，Ｖv，Ｖwを補正する。 - 特許庁

A dq-axis current command value operating section 26 sets a q-axis current command value i_qa^* based on the steering torque and the vehicle speed, compares it with a q-axis current upper limit and a q-axis current lower limit, and then limits the q-axis current command value i_qa^* depending on the comparison result.例文帳に追加

ｄｑ軸電流指令値演算部２６は、操舵トルクおよび車速に基づいてｑ軸電流指令値ｉ_qa^*を設定し、これをｑ軸電流上限値およびｑ軸電流下限値と比較して、その比較結果に応じてｑ軸電流指令値ｉ_qa^*に制限を加える。 - 特許庁

The package is configured to include an arrangement G-GSSVVSSG-G in which Gs are added to both the ends of a unit arrangement GSSVVSSG so that GG is formed, where V represents a VDDQ pad 11, G represents a VSSQ pad 12 and S represents a DQ pad 13.例文帳に追加

ＶＤＤＱパッド１１をＶで表し、ＶＳＳＱパッド１２をＧで表し、ＤＱパッド１３をＳで表した場合に、単位配列ＧＳＳＶＶＳＳＧの両端に対してＧＧとなるようにＧをそれぞれ付加してなる配列Ｇ−ＧＳＳＶＶＳＳＧ−Ｇを含んで構成する。 - 特許庁

Once the converter 14 is driven with the estimated initial electrical angle, if d'q' coordinate axes of the electrical angle estimated by the converter 14 are out of phase by an angle θ with dq coordinate axes of the synchronous motor 13, Iq', Id', Vd' are computed and a phase difference θ is calculated therefrom.例文帳に追加

更に、推定された初期電気角によりコンバータ１４が駆動された後は、同期モータ１３のｄｑ座標軸とコンバータ１４が想定する電気角のｄ'ｑ'座標軸が角度θだけ位相がずれている場合には、Ｉｑ'、Ｉｄ'、Ｖｄ'を求めて、これらに基づいて位相差θを算出する。 - 特許庁

To provide an inexpensive MOSFET amplifier circuit, to which a compensation circuit consisting of an inexpensive MOSFET and a constant current circuit is added, that makes a drain current constant so as to keep an operating point of the amplifier to an optimum state at all times.例文帳に追加

安価なＭＯＳＦＥＴと定電流回路とで構成される補償回路を付加することで、ドレイン電流Ｉ_DQを一定にして増幅器の動作点を常に最適な状態に保つことができる安価なＭＯＳＦＥＴ増幅回路を提供する。 - 特許庁

Also, the dope quantity of the donor and/or the acceptor is selected, so that the minimum value of the absolute value |dQ/dV| of the differential coefficients of charge Q to be stored in the electrodes according to the application of the voltage between electrodes to an application voltage V can be prevented from being within the working voltage limit of the capacitor.例文帳に追加

また、電極間への電圧の印加に伴って電極内に蓄積される電荷Ｑの、印加電圧Ｖに対する微分係数の絶対値|ｄＱ／ｄＶ|の極小値が該キャパシタの使用電圧範囲内に入らないように、ドナー及び／又はアクセプタのドープ量を選定する。 - 特許庁

To generate a reference potential, a VreF generation circuit 100 is arranged near a DQ circuit band 122 for inputting/outputting data corresponding to the same, and a reference potential necessary for data wiring/reading is transmitted to each reference data bus in a concentrated manner.例文帳に追加

この参照電位を発生するために、データ入出力を行なうＤＱ回路帯（１２２）に対応してその近傍にＶｒｅｆ発生回路（１００）を配設し、集中的に各参照データバスに対しデータ書込時およびデータ読出時に必要な参照電位を伝達する。 - 特許庁

The two amplifier circuits 310, 320 act as edge discriminators that drive each other, and make it possible to generate an output signal with the same duty cycle as the data signal DQ without distortion at the output connection A300.例文帳に追加

２つの各増幅回路（３１０、３２０）は、互いを駆動するエッジ判別器として機能し、出力接続部（Ａ３００）において、データ信号（ＤＱ）と同じデューティサイクルを有する出力信号を歪みが無く生成することを可能にする。 - 特許庁

The first and the second signal wiring layers L2, L1 include data signal (DQ) wiring in one layer and clock signal (CLK) wiring in the other layer, and those are arranged so as not to overlap with each other when viewed from the lamination direction at locations at least where the both wiring parts are parallel.例文帳に追加

第１および第２信号配線層Ｌ２，Ｌ１は、一方にデータ信号（ＤＱ）配線を含み、他方にクロック信号（ＣＬＫ）配線を含み、これらは、少なくとも両方の配線が平行な箇所において、積層方向からみて重ならないように配置されている。 - 特許庁

A receiving circuit 40 includes a first delay circuit 42 which gives a first delay quantity to a data strobe signal DQS so that the data strobe signal DQS has a starting leading edge at a timing of satisfying a setup time and a hold time for latching starting data of a data sequence DQ.例文帳に追加

受信回路４０は、データ列ＤＱの先頭のデータをラッチするためのセットアップタイム及びホールドタイムを満たすタイミングでデータストローブ信号ＤＱＳの先頭の立ち上がりエッジが発生するように、データストローブ信号ＤＱＳに第１の遅延量を与える第１遅延回路４２を含む。 - 特許庁

The receiving circuit 40 includes a second delay circuit 43 which gives a second delay quantity to the data strobe signal DQS so that the data strobe signal DQS has a second leading edge at a timing of satisfying a setup time and a hold time for latching third data of the data sequence DQ.例文帳に追加

受信回路４０は、データ列ＤＱの３番目のデータをラッチするためのセットアップタイム及びホールドタイムを満たすタイミングでデータストローブ信号ＤＱＳの２番目の立ち上がりエッジが発生するように、データストローブ信号ＤＱＳに第２の遅延量を与える第２遅延回路４３を含む。 - 特許庁

To enable to cope with high speed operation by improving margin of a setup time and a holding time prescribed for an input data signal in a DDR-SDRAM latching an input data signal DQ synchronizing with a rise edge and a fall edge of a data strobe signal DQS.例文帳に追加

例えば、データストローブ信号ＤＱＳの立ち上がりエッジ及び立ち下がりエッジに同期して入力データ信号ＤＱをラッチするＤＤＲ−ＳＤＲＡＭに関し、入力データ信号について規定すべきセットアップ時間及びホールド時間のマージンの向上を図り、高速化に対応することができるようにする。 - 特許庁

A SDRAM comprises a data inverting decoder 44 which generates data selection signals DQS0 to DQS3 respectively corresponding to data signals DQ0 to DQ3 conforming to external control signals /OE, /LB, /UB in a test; and a data inverting circuit 30 which inverts each data signal DQ according to the data selection signals DQS0 to DQS3 and outputs them or outputs them without inverting them.例文帳に追加

ＳＤＲＡＭにおいて、テスト時に外部制御信号／ＯＥ，／ＬＢ，／ＵＢに従って、それぞれデータ信号ＤＱ０〜ＤＱ３に対応するデータ選択信号ＤＱＳ０〜ＤＱＳ３を生成するデータ反転デコーダ４４と、データ選択信号ＤＱＳ０〜ＤＱＳ３に従って各データ信号ＤＱを反転させ、または反転させずに出力するデータ反転回路３０とを設ける。 - 特許庁

The data input/ output terminal leads 12B are connected to the data input/output terminal DQ and data input/output strobe signal terminal DQS, and arranged along the first side of the chip, so the lead terminals 12B for data input/output terminals are arranged along the first side in a line related to a device after sealed up with a plastic mold, etc.例文帳に追加

これらのデータ入出力端子用リード群１２Ｂは、データ入出力端子ＤＱとデータ入出力ストローブ信号端子ＤＱＳに接続され、チップの第１の辺に沿って配置されるので、プラスチックモールド等により封止された後のデバイスにおいて、上記第１の辺に沿って一列にデータ入出力端子群用のリード端子群１２Ｂが配置される。 - 特許庁

Thereby, even if a clock terminal, an address terminal, and a command terminal are connected commonly among a plurality of semiconductor memory devices in a test time in a wafer state, since a clock signal can be received from the data input/output terminal DQ, a code performing pseudo minute adjustment of reference voltage can be supplied individually for each chip.例文帳に追加

これにより、ウェハ状態でのテスト時において、複数の半導体記憶装置間でクロック端子、アドレス端子及びコマンド端子がそれぞれ共通接続されていても、クロック信号をデータ入出力端子ＤＱから受け付けることができることから、基準電圧の微調整を擬似的に行うコードをチップごとに個別に供給することが可能となる。 - 特許庁

One (VDDQ) of the solder bumps 6 for input/output power and one (DQ) of the solder bumps 6 for data signal input/output are positioned in a first area adjacent to the central area, and one (ADR) of the bumps 6 for address signal input are positioned in a second area outside the first area.例文帳に追加

そして、上記半田バンプ６のうち、入出力電源用の半田バンプ６（ＶＤＤＱ）およびデータ信号入出力用の半田バンプ６（ＤＱ）を上記中央領域に隣接する第１領域に配置し、アドレス信号入力用の半田バンプ６（ＡＤＲ）を上記第１領域よりも外側の第２領域に配置する。 - 特許庁

The regulator circuit includes a differential amplification circuit 30 for receiving a reference voltage VREF at an input terminal IT1 and receiving a regulation voltage VRG at an input terminal IT2 to amplify the voltage difference between the reference voltage VREF and the regulation voltage VRG, and an output circuit 40 connected with an output terminal DQ of the differential amplification circuit 30 to output the regulation voltage VRG.例文帳に追加

レギュレータ回路は、入力端子ＩＴ１に基準電圧ＶＲＥＦが入力され、入力端子ＩＴ２に調整電圧ＶＲＧが入力され、基準電圧ＶＲＥＦと調整電圧ＶＲＧの電圧差を増幅する差動増幅回路３０と、差動増幅回路３０の出力端子ＤＱが接続され、調整電圧ＶＲＧを出力する出力回路４０を含む。 - 特許庁

The semiconductor storage device comprises a base board 101 provided with the command/address external terminal group CA, the data input/output external terminal group DQ and a single-chip selection external terminal CS, and the plurality of memory chips 110-113 laminated on the base board 101 and capable of reading operation and writing operation independently, respectively.例文帳に追加

コマンド・アドレス外部端子群ＣＡ、データ入出力外部端子群ＤＱ、並びに、単一のチップ選択外部端子ＣＳを有するベース基板１０１と、ベース基板１０１上に積層され、それぞれ単独で読み出し動作及び書き込み動作が可能な複数のメモリチップ１１０〜１１３とを備える。 - 特許庁

Dimensional information DS of a remarked part relating to vocalization is extracted from characteristic geometrical model MQ made by the fitting which adapts a reference geometrical model to the geometrical data DQ obtained by measuring not an object itself but the geometry of the object and the voice quality of synthetic voice SA is determined on the basis of the dimensional information DS.例文帳に追加

物体そのものではなく物体の形状を測定して得られた形状データＤＱに標準形状モデルを合わせるフィッティングにより作成された固有形状モデルＭＱから、発声に係わる注目部分の寸法情報ＤＳを抽出し、寸法情報ＤＳに基づいて合成音声ＳＡの音質を決定する。 - 特許庁

At least one parameter of the plurality of parameters is a parameter representing a factor for varying the deposit peeling force, and at least other one parameter of the plurality of parameters is a flow coefficient Cd related to fuel flowing in the fuel injection hole, or a parameter θs, Ls, dQ, or QR having correlation with the flow coefficient.例文帳に追加

複数のパラメータの少なくとも１つがデポジット剥離力を変動させる要因を表すパラメータであり、複数のパラメータの別の少なくとも１つが燃料噴射孔内を流れる燃料に関する流量係数Ｃｄまたは該流量係数と相関関係のあるパラメータθｓ、Ｌｓ、ｄＱ、ＱＲである。 - 特許庁

In this case, the columnar lens sheet is manufactured so that a tilt angle θ, out of angles formed by the orientation direction dm of the molecule main spindle of resin constituting the base film, and the extension direction dq of the recessed grooves 32 as the ridge direction of the unit columnar lenses 2, defined as an inferior angle is 0°≤δ≤50° in all regions.例文帳に追加

この際、基材フィルムを構成する樹脂の分子主軸の配向方向ｄｍと、単位柱状レンズ２の稜線方向となる凹状溝３２の延在方向ｄｑとが成す角度のうちの劣角として定義される傾斜角θが、柱状レンズパターンの全域において０°≦δ≦５０°になる様にして製造する。 - 特許庁

When the TMSELF signal is made H at the time of self-refresh, this refresh monitor circuit outputs a monitor signal having the same waveform as that of the int.ZRAS signal to an output node DQ of an output circuit 6, and can monitor the int.ZRAS signal based on this monitor signal.例文帳に追加

このリフレッシュモニタ回路は、セルフリフレッシュ時にＴＭＳＥＬＦ信号がＨになったときに、出力回路６の出力ノードＤＱに、int.ＺＲＡＳ信号と同一波形のモニタ信号を出力するようになっており、このモニタ信号に基づいてint.ＺＲＡＳ信号をモニタすることができるようになっている。 - 特許庁

In addition, when a read command is inputted before the next write command is inputted and a consistency discriminating device detects address coincidence, the data latched in the data registers 104-1 and 104-2 are read out instead of the results of amplification by means of DQ read amplifiers 102-1 and 102-2, transferred to data lines RDe and RDo, and outputted to the outside.例文帳に追加

また、次のライトコマンドの前にリードコマンドが入り、整合性判定器でアドレスの一致を検知した時、前記データレジスタにラッチされているデータを、ＤＱリードアンプ１０２−１，１０２−２の増幅結果に代えて読み出しデータ線ＲＤｅ，ＲＤｏに転送し、外部に出力することを特徴とする。 - 特許庁

A boost voltage command computation unit 29 acquires a boost voltage command *Vpdu independently of the feedback control on current in a dq coordinate system by a current control unit 22, by sort of feedforward control based on the following: a torque command *Tq inputted from a torque command computation unit 20 and a counter electromotive voltage ωKe inputted from a counter electromotive voltage computation unit 28.例文帳に追加

昇圧電圧指令演算部２９は、電流制御部２２によるｄｑ座標上での電流のフィードバック制御とは独立して、トルク指令演算部２０から入力されるトルク指令＊Ｔｑと、逆起電圧演算部２８から入力される逆起電圧ωＫｅとに基づき、いわばフィードフォワード制御によって、昇圧電圧指令＊Ｖｐｄｕを取得する。 - 特許庁

A first equalizing circuit 17 for initializing the potential of a data line is provided at the end part of the data buffer 19 side of the pairs of data lines DQ, bDQ, second equalizing circuits 18a, 18b for initializing the potential of a data line are provided at, preferably, plural places including the end parts being opposite side to the data buffer 19.例文帳に追加

データ線対ＤＱ，ｂＱのデータバッファ１９側の端部には、データ線電位を初期化するための第１のイコライズ回路１７が設けられ、データバッファ１９と反対側の端部を含んで好ましくは複数箇所に、データ線電位を初期化するための第２のイコライズ回路１８ａ，１８ｂが設けられる。 - 特許庁

The memory controller 30 is configured to set adjustment amounts by the output timing adjustment circuit 130 so that a delay time since the read command is issued until the read data DQ are received can be matched among the memory devices 21 to 24 by issuing a setting command to each of the memory devices 21 to 24.例文帳に追加

メモリコントローラ３０は、メモリデバイス２１〜２４にそれぞれ設定コマンドを発行することにより、リードコマンドを発行してからリードデータＤＱを受信するまでの遅延時間がメモリデバイス２１〜２４間において一致するよう、出力タイミング調整回路１３０による調整量を設定する。 - 特許庁

In a test mode, a bypass path B0 becomes in a conductive state, data inputted to a DQ terminal DQ0 is held as input data for a terminal DQ1 in accordance with transition of a first direction of a CLK signal, and it is held as input data for DQ0 in accordance with transition of a second direction of the CLK signal.例文帳に追加

テストモード時には、バイパス経路Ｂ０が導通状態となり、ＤＱ端子ＤＱ０に入力されたデータが、ＣＬＫ信号の第一の方向の遷移に応じてＤＱ端子ＤＱ１への入力データとして保持され、また、ＣＬＫ信号の第二の方向の遷移に応じてＤＱ０への入力データとして保持される。 - 特許庁

A phase adjusting circuit 33 determines the first transition and second transition of the data DQ based on a plurality of the latched data D(-n) to D(+n), and adjusts the delay time of the DLL circuit 31 for the central timings of an interval between the first transition and second transition to near the timing of the basic delay signal S(0).例文帳に追加

位相調整回路３３は、複数のラッチデータＤ（−ｎ）〜Ｄ（＋ｎ）に基づいて、データＤＱの第１遷移と第２遷移とを判定し、第１遷移と第２遷移とに応じた期間の中心タイミングを、基準遅延信号Ｓ（０）のタイミングを近づけるように、ＤＬＬ回路３１の遅延時間を調整する。 - 特許庁

In estimating a phase difference Δθe of γδ coordinate system for a dq coordinate system by utilizing the fact that an induction voltage generated by the motor 11 is changed by the rotation speed, a magnetic pole position error estimating section 46 calculates the phase difference Δθe by a voltage equation at the predetermined timing synchronized by the phase current estimating section 23.例文帳に追加

磁極位置誤差推定部４６は、ｄｑ座標系に対するγδ座標系の位相差Δθｅをモータ１１が発生する誘起電圧が回転速度によって変化することを利用して推定する際に、相電流推定部２３により同期化された所定タイミングでの電圧方程式により位相差Δθｅを算出する。 - 特許庁

The multiplexer unit connects a write-in driver, a write-in driver of a write-in sense amplifier unit 46 and a global input/output line GIO according to an output signal from the DQ selecting fuse box unit, and the de-multiplexer unit connects the write-in sense amplifier and the input/output line.例文帳に追加

マルチプレクサユニットは、ＤＱ選択ヒューズボックスユニットからの出力信号に従い、書き込みドライバ及び読み込みセンスアンプユニット４６の書き込みドライバと当該グローバル入出力ラインＧＩ０を接続し、デマルチプレクサユニットは読み込みセンスアンプと当該入出力ラインを接続する。 - 特許庁

In a whirling suppression control unit 30, a low-pass filter LPF extracts only the signal of DC component synchronized with the rotational frequency of the shaft from a shaft displacement detection value dq, and a period disturbance observer 50 determines a disturbance based on the signal of DC component before the shaft displacement command values α^*, β^* for suppressing the determined disturbance are operated.例文帳に追加

振れ回り抑制制御部３０において、ローパスフィルタＬＰＦによって軸変位検出値ｄｑから軸の回転周波数に同期した直流成分の信号のみを抽出し、周期外乱オブザーバ５０によって前記直流成分の信号に基づいて外乱を推定し、前記推定した外乱を抑制する軸変位指令値α^*，β^*を演算する。 - 特許庁

Each of memory devices 21 to 24 is provided with: a data output circuit 120 for outputting read data Data read from a memory cell array 100 to the data terminal 20d in response to a read command; and an output timing adjustment circuit 130 for adjusting the output timing of read data DQ by the data output circuit 120.例文帳に追加

メモリデバイス２１〜２４のそれぞれは、リードコマンドに応答してメモリセルアレイ１００から読み出されたリードデータＤａｔａをデータ端子２０ｄに出力するデータ出力回路１２０と、データ出力回路１２０によるリードデータＤＱの出力タイミングを調整する出力タイミング調整回路１３０とを備える。 - 特許庁

Accordingly, during the test in a wafer state, even if clock terminal, address terminal, and command terminal are commonly connected among the plurality of semiconductor storage devices, since the clock signal can be received from the data input/output terminal DQ, a code for performing fine adjustment of the reference voltage in a pseudo-manner can be supplied by chips.例文帳に追加

これにより、ウェハ状態でのテスト時において、複数の半導体記憶装置間でクロック端子、アドレス端子及びコマンド端子がそれぞれ共通接続されていても、クロック信号をデータ入出力端子ＤＱから受け付けることができることから、基準電圧の微調整を擬似的に行うコードをチップごとに個別に供給することが可能となる。 - 特許庁