「gate oxidation」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

To provide a method of manufacturing a semiconductor device that can prevent buried gate oxidation caused by subsequent processing, can increase a contact area among a bit line contact, storage node contact and substrate, can reduce contact resistance, can reduce GIDL among the bit line contact, storage node contact and the buried gate, and can prevent a failure of a self-aligned contact.例文帳に追加

後続の工程に伴う埋め込みゲートの酸化を防止し、ビットラインコンタクト及びストレージノードコンタクトと基板との間のコンタクト面積を増加させ、コンタクト抵抗を低減し、ビットラインコンタクト及びストレージノードコンタクトと埋め込みゲートとの間のＧＩＤＬを低減し、自己整合コンタクト不良を防止することのできる半導体装置の製造方法を提供すること。 - 特許庁

After a gate electrode of poly-metal structure is formed on a gate oxide film, a mixing ratio of hydrogen gas/oxygen gas is controlled to be a partial pressure ratio in the range of a partial pressure ratio of water vapor/ hydrogen where each oxidation reduction reaction of metal and silicon is equilibrated, and the hydrogen containing water vapor is produced by catalysis.例文帳に追加

ゲート酸化膜上にポリメタル構造のゲート電極を形成した後、メタルおよびシリコンのそれぞれの酸化還元反応が平衡となる水蒸気／水素分圧比の範囲内の分圧比となるように、水素ガスと酸素ガスの混合比を制御し、触媒作用によって水蒸気を含む水素ガスを生成する。 - 特許庁

Here, the equivalent oxidation film thickness of the gate insulating film 5 in the low-voltage transistor formation region A is thinner than the equivalent oxide film thickness of the gate insulating film 5 in the high-voltage transistor formation region B, and the substrate surface height in the low-voltage transistor formation region A is higher than the substrate surface height in the high-voltage transistor formation region B.例文帳に追加

低電圧系トランジスタ形成領域Ａのゲート絶縁膜５の等価酸化膜厚は、高電圧系トランジスタ形成領域Ｂのゲート絶縁膜５の等価酸化膜厚よりも薄く、低電圧系トランジスタ形成領域Ａの基板表面高さは、高電圧系トランジスタ形成領域Ｂの基板表面高さよりも高い。 - 特許庁

The disclosed semiconductor device manufacturing method comprises implanting fluorine ions into a region 5B for forming a medium- thickness gate oxide film 12 under the condition of a fluorine range Rp of 15-150 nm in a substrate 1, removing a chemical oxide film 7 on the surface of the region 5B, and applying the oxidation to form the medium-thickness gate oxide film 12 on the region 5B.例文帳に追加

開示される半導体装置の製造方法は、フッ素イオン注入を中膜厚のゲート酸化膜１２を形成すべき領域５Ｂに、フッ素の飛程Ｒｐが基板１中で１５〜１５０ｎｍとなるようなイオン注入条件で行った後、領域５Ｂの表面のケミカル酸化膜７を除去し、次に酸化処理により領域５Ｂに中膜厚のゲート酸化膜１２を形成する。 - 特許庁

To provide the manufacture of a semiconductor device, which can cope with micronization by enabling a thin oxide film to be formed on the surface of a silicon substrate by the same thermal oxidation process before ion implantation process for formation of source and drain diffused layers, and enabling an oxide film of sufficient thickness to secure reliability to be formed at the sidewall of a gate electrode, and the end of a gate.例文帳に追加

ソース、ドレイン拡散層形成のためのイオン注入工程前に、同一の熱酸化工程によりシリコン基板表面に薄膜の酸化膜を形成できると共に、ゲート電極側壁及びゲートエッジ端に信頼性を確保するのに十分な膜厚の酸化膜を形成できることより、微細化に対応可能な半導体装置の製造方法を提供する。 - 特許庁

By using a hafnium nitride precursor and an aluminum precursor, the method is suited for depositing a High-k oxidation hafnium/aluminum oxide nanolaminate dielectric, used for a gate dielectric or a capacitor dielectric on a silicon surface which is subjected to hydrogen terminal treatment.例文帳に追加

窒化ハフニウムプリカーサおよびアルミニウムプリカーサを用いることによって、この方法は、水素終端処理されたシリコン表面上に、ゲート誘電体またはキャパシタ誘電体に用いるＨｉｇｈ−ｋ酸化ハフニウム／酸化アルミニウムナノラミネート誘電体を堆積することによく適している。 - 特許庁

A tungsten nitride (WN) layer 114 is formed on sidewalls of a tungsten (W) layer 110a for a control gate, and the cross section of the tungsten layer 110a is increased while preventing abnormal oxidization of the tungsten layer 110a in a subsequent annealing process.例文帳に追加

コントロールゲート用タングステン膜(W)１１０ａの側壁にタングステン窒化膜(WN)１１４を形成し、後続のアニーリング工程時にタングステン膜１１０ａの異常酸化(abnormal oxidation)を防止しながらタングステン膜１１０ａの断面積を増加させる。 - 特許庁

The surface layer of the semiconductor substrate 1 exposed from the gate electrode 3a and the TEOS sidewall 5 is subjected to preprocessing based on a surface gas etching reaction in which processing of supplying a hydrofluoric acid gas and an ammonia gas and thermal processing are executed, thereby removing a natural oxidation film 6.例文帳に追加

ゲート電極３ａおよびＴＥＯＳサイドウォール５から露出された半導体基板１の表面層に対して、フッ酸ガスとアンモニアガスとを供給する処理とその後の熱処理とを行う表面ガスエッチング反応による前処理を行い、自然酸化膜６を除去する。 - 特許庁

A high density plasma oxidation (HDPO) processing layer is formed on a channel, source and drain regions to form a dielectric interface and then one or more dielectric layers are deposited on the HDPO layer to form a high quality gate dielectric layer.例文帳に追加

高密度プラズマ酸化（ＨＤＰＯ）処理層がチャネル、ソース、及びドレイン領域上に形成されて誘電体インターフェースを構成し、次に、１つ以上の誘電体層をＨＤＰＯ層上に堆積して高品質ゲート誘電体層を形成する。 - 特許庁

To enable after oxidation amount and an annealing condition to be optimized, even if transistors are different from each other in gate length in an EEPROM composed of a cell transistor and peripheral transistors formed on the same substrate.例文帳に追加

本発明は、セルトランジスタと周辺トランジスタとが同一基板上に設けられてなるＥＥＰＲＯＭにおいて、それぞれのゲート長が異なっても、後酸化量やアニールの条件を最適化できるようにすることを最も主要な特徴とする。 - 特許庁

To provide the manufacturing method of a semiconductor device in which interface state mass density can be inhibited at a low value by forming a first gate insulating film by a plasma oxidation and excellent device characteristics having a quick stable response time can be obtained.例文帳に追加

本発明は、第１ゲート絶縁膜の形成をプラズマ酸化によって行うことにより、界面準位密度を低く抑えることができ、応答時間が早く安定した良好なデバイス特性を得ることができる半導体装置の製造方法を提供を提供することを課題とする。 - 特許庁

The gate overlap capacitance can be reduced while not reducing the drive current by setting impurity concentration of the source/drain layer under the double-angle smile oxidation structure (area surrounding the point B) to the range of 4 × 10^18cm^-3±40%.例文帳に追加

そして、ダブル角度スマイル酸化構造下（Ｂ点周囲）のソース・ドレイン層の不純物濃度を、４×１０^１８ｃｍ^−３±４０％の範囲に設定することで、駆動電流は減少させず、ゲートオーバーラップキャパシタンスを低減することができる。 - 特許庁

When the oxidation catalyst 41a is in an inactivated state, a PCM 10 executes intake recirculation by opening the intake bypass valve 63a and closing the throttle valve 36 at least partially and executes control to open the waste gate valve 65a.例文帳に追加

ＰＣＭ１０は、酸化触媒４１ａが未活性状態のときに、吸気バイパス弁６３ａを開き且つスロットル弁３６を少なくとも部分的に閉じて吸気リサーキュレーションを行うと共に、ウエストゲートバルブ６５ａを開くように制御する。 - 特許庁

Also, the gate insulating film 18 is formed through at least one of oxidation by supply of oxygen active species under the reduced pressure of ≤100 Pa and deposition by supply of oxygen active species and silane material under the reduced pressure of ≤100 Pa.例文帳に追加

また１００Ｐａ以下の減圧下で酸素活性種を供給することによる酸化および、１００Ｐａ以下の減圧下で酸素活性種およびシラン原料を供給することによる堆積の少なくとも一方によって、ゲート絶縁膜１８を形成する。 - 特許庁

An insulating film 161 is then formed on an upper surface of the gate electrodes 122A, 124A and 129A and the thermal oxidation film 160 and further on an upper surface of the insulating film, a light shielding film (tungstic acid film) 162 and a flattening film 163 are layered and formed.例文帳に追加

そして、ゲート電極１２２Ａ，１２４Ａ、および１２９Ａ並びに熱酸化膜１６０の上面には、絶縁膜１６１が形成され、さらにその上面に遮光膜（タングステン酸化膜）１６２と平坦化膜１６３が積層して形成されている。 - 特許庁

After forming a side wall 9 with a CVD oxide film (TEOS film 8) on the side of a gate electrode 7 on a silicon substrate 1, this substrate 1 is cleaned with the side wall 9 exposed, until the etching selectivity of the CVD film to a thermal oxidation film is 5 or less.例文帳に追加

シリコン基板１上のゲート電極７の側面にＣＶＤ酸化膜（ＴＥＯＳ膜８）からなるサイドウォール９を形成した後に、サイドウォール９が露出した状態で、ＣＶＤ酸化膜の熱酸化膜に対するエッチング選択比が５以下になるようにシリコン基板１に対して洗浄を行なう。 - 特許庁

To provide a semiconductor device with use of a carbon silicate substrate having a (000-1) face which is high-quality as compared to (0001) and (11-20) faces, and particularly to provide an SiC semiconductor device having a high-breakdown voltage and a high channel mobility provided by optimizing a heat-treatment process after gate-oxidation.例文帳に追加

（０００１）面や（１１−２０）面よりも優れた（０００−１）面の炭化珪素基板を用いた半導体装置において、ゲート酸化後の熱処理方法を最適化することにより、高耐圧で高チャネル移動度を有するＳｉＣ半導体装置を提供する。 - 特許庁

After that, a silicon oxide film is formed by an oxidation method using an active oxygen, and then, active nitrogen processing is executed to convert the silicon oxide film into an SiON thin film, and SiON gate insulation films 103 and 104 are formed on the NMOS region and the PMOS region, respectively.例文帳に追加

その後、活性酸素を用いた酸化手法によりシリコン酸化膜を形成した後に、活性窒素処理を行ってＳｉＯＮ薄膜に転化し、ＮＭＯＳ領域およびＰＭＯＳ領域に、それぞれＳｉＯＮのゲート絶縁膜１０３および１０４を形成する。 - 特許庁

To provide a slide gate plate with which oxidation of a sliding surface is restrained and the sealing property can be improved, and the crack from grooves arranged at different positions on the upper and the lower surfaces of a lower plate does not occur and further the mechanical strength caused by the formation of the groove does not decrease.例文帳に追加

摺動面の酸化を抑制するとともに、シール性の向上ができ、また、下プレートの上下面の異なる位置に設けられた溝からの亀裂の発生、さらに、溝の形成により機械的強度が低下することがないスライドゲートプレートを提供する。 - 特許庁

In a method for manufacturing semiconductor device, a gate insulating film 9 and an insulating film 10 are formed on the main surface of a semiconductor substrate 1 as oxide films by subjecting a channel layer 7 containing nitrogen to thermal oxidation, after the layer 7 is formed in a channel region 5 in the main surface of the substrate 1.例文帳に追加

半導体基板１の主面の中のチャネル領域５に、窒素を含有するチャネル層７が形成された後に、熱酸化処理が施されることにより、半導体基板１の主面の上に、ゲート絶縁膜９および絶縁膜１０が、酸化膜として形成される。 - 特許庁

To provide a semiconductor device in which lowering of impurity concentration in a channel region caused by a sacrificial oxidation process or a gate oxide formation process is suppressed and thereby impurity concentration in the channel region can be controlled easily and a desired Vt can be obtained, and to provide its fabrication process.例文帳に追加

犠牲酸化工程やゲート酸化形成工程に起因するチャネル領域の不純物濃度の低下を抑制し、それによってチャネル領域の不純物濃度の制御が容易で且つ所望のＶｔを得ることが可能な半導体装置及びその製造方法を提供する。 - 特許庁

When wet etching to remove a natural oxide film on a silicon substrate 1, a gate oxide film 2 is prevented from being etched since there is a first polysilicon layer 3 (the so-called pad polysilicon layer for buffering stresses at oxidation of a LOCOS oxide film) on the film 2.例文帳に追加

シリコン基板（１）上の自然酸化膜を除去するためにウエットエッチングする際には、ゲート酸化膜（２）上に第１のポリシリコン層（３）（ＬＯＣＯＳ酸化時のストレスを緩衝する、いわゆるパッド・ポリシリコン層）があるために、ゲート酸化膜（２）がエッチングされることが防止される。 - 特許庁

Then the resist pattern 8 is removed, followed by the entire silicon nitride film 7 and the silicon oxide film 6 of about 0.2 nm or smaller in thickness are removed, and the semiconductor substrate 1 is treated by thermal oxidation to form gate insulating films which are different in thickness.例文帳に追加

この後、レジストパターン８を除去し、続いて窒化シリコン膜７の全てと約０. ２ｎｍ以下の厚さの酸化シリコン膜６とを除去し、次いで熱酸化処理を半導体基板１に施すことによって、厚さの異なるゲート絶縁膜を形成する。 - 特許庁

To provide a semiconductor device and its manufacture, which suppresses generation of crystal defects due to the oxidation of inner wall of a trench, as well as to the thinning of a gate oxide film, and suppresses also the faulty embedding of a separated oxide film.例文帳に追加

トレンチ内壁の酸化による結晶欠陥の発生を抑制することができ、かつゲート酸化膜の薄膜化をも抑制することができ、さらには分離酸化膜の埋込不良をも抑制することができる半導体装置およびその製造方法を提供する。 - 特許庁

A field oxide film 3 is formed on a silicon substrate 1, a resistor pattern 7 is formed on the field oxide film 3, a thermal oxide film is formed on the surface of the resistor pattern 7 through a thermal oxidation treatment, and a gate oxide film 9 is formed at the same time.例文帳に追加

シリコン基板１にフィールド酸化膜３を形成し、酸化膜３上に抵抗体パターン７を形成した後、熱酸化処理により抵抗体パターン７の表面に熱酸化膜を形成し、同時にゲート酸化膜９を形成する。 - 特許庁

Since the emitter layer 7 can be prevented from diffusing toward the corner part 11b of the cell 11 by heat treatment or oxidation performed during a process for forming a gate oxide film 5, for example, a semiconductor device where the emitter layer 7 is spaced apart surely from the corner part 11b of the cell 11 can be provided.例文帳に追加

それによって、例えばゲート酸化膜５を形成する工程の際に行われる熱処理や酸化によって、エミッタ層７がセル１１の角部１１ｂに向かって拡散することを防止することができるため、エミッタ層７とセル１１の角部１１ｂとを確実に離間した半導体装置を提供することができる。 - 特許庁

To prevent concentration of an electric field at a corner, thinning of a gate oxide film and deterioration of a transistor characteristics by shaping the corner at the upper end of a trench into a round form, and to restrain a junction leak current to the low level and prevent generation of crystal defects during the manufacturing steps by restraining the stress caused by oxidation of the inner wall of the trench.例文帳に追加

トレンチ上端のコーナー部の形状を丸め形状にすることで、コーナー部での電界集中やゲート酸化膜の薄膜化を防止し、トランジスタ特性の劣化を防止し、またトレンチ内壁の酸化処理によるストレスを抑制することで、製造工程中に結晶欠陥等を発生せず、接合リーク電流を低く抑えられる。 - 特許庁

This field effect semiconductor device is manufactured by a process, where an amorphous silicon film 12 is formed on a substrate 11 with an insulating surface, a crystallization process where the amorphous silicon film 12 is crystallized into a crystalline silicon film, and an oxidation process where the surface of the crystalline silicon film is oxidized in a water vapor containing atmosphere to form a gate insulating film.例文帳に追加

絶縁表面を有する基板上に非晶質珪素膜を形成する工程と、前記非晶質珪素膜を結晶化し、結晶性を有する珪素膜を形成する結晶化工程と、水蒸気を含む雰囲気中で、前記結晶性を有する珪素膜の表面を酸化させ、ゲイト絶縁膜を形成する酸化工程と、を有する絶縁ゲイト型電界効果半導体装置。 - 特許庁

A side wall 119A is left on the side wall of an opening part by ansotropically etching (RIE) a TEOS silicon oxidation film 117, a spacer 119B is formed on a level difference part between the gate part of a MOS transistor and a Poly-Si film, and further the Poly-Si film 120 is accumulated on the whole face.例文帳に追加

ＴＥＯＳシリコン酸化膜１１７を異方性にエッチング（ＲＩＥ）することにより、開口部の側壁にサイドウォール１１９Ａを残すように、また、ＭＯＳトランジスタのゲート部とＰｏｌｙ−Ｓｉ膜との段差部にスペーサ１１９Ｂの形成を行い、さらに全面にＰｏｌｙ−Ｓｉ膜１２０を堆積させる。 - 特許庁

In the method of forming a semiconductor gate insulating film which forms a silicon oxide film by oxidizing the silicon surface of a silicon substrate held at a temperature of 500°C or less by using oxygen radicals, hydrogen atoms terminating the surface of the silicon substrate are removed until the surface density of 1×10^14 atoms/cm^2 or less is attained before radical oxidation is carried out.例文帳に追加

５００℃以下の温度で保持されたシリコン基板に対し、酸素ラジカルを用いてシリコン表面を酸化し、シリコン酸化膜を形成する半導体ゲート絶縁膜の形成方法において、ラジカル酸化を行う前に、シリコン基板表面を終端している水素原子を１ｘ１０^１４原子／ｃｍ^２以下の面密度にまで除去することを特徴とする。 - 特許庁

The semiconductor integrated circuit device comprises a lower electrode D of the MIM capacitance element having a lower electrode D, a capacity insulating film C and an upper electrode U, and the gate electrode G of the MISFET for constituting the CMOS, made of a tantalum films so that the capacity insulating film C of the MIM capacitance element is a thermal oxidation silicon film 17 formed on the tantalum film.例文帳に追加

下部電極Ｄ、容量絶縁膜Ｃおよび上部電極Ｕを有するＭＩＭ容量素子の下部電極Ｄと、ＣＭＯＳを構成するＭＩＳＦＥＴのゲート電極Ｇをタンタル膜とし、ＭＩＭ容量素子の容量絶縁膜Ｃをタンタル膜上に形成された熱酸化シリコン膜１７とする。 - 特許庁

The hydrogen containing water vapor is supplied to a main surface of a semiconductor wafer 1A heated at a predetermined temperature or to its neighborhood to improve a profile of the side wall end of the gate electrode, then, the water is produced by reacting the hydrogen contained in the exhaust gas after oxidation treatment and the oxygen introduced from outside through catalysis, and discharged.例文帳に追加

そして、所定の温度に加熱された半導体ウエハ１Ａの主面またはその近傍に水蒸気を含む水素ガスを供給してゲート電極の側壁端部のプロファイルを改善した後、酸化処理後の排ガスに含まれる水素と外部より導入した酸素とを触媒作用によって反応させて水を生成し、排出する。 - 特許庁

In a method of manufacturing a semiconductor device having a BiCMOS, a base region 14 is formed through implantation of ions, then a thermal treatment, is carried out for recovering from defects caused by implantation of ions, and then an oxide film is formed near the end of a gate electrode 11 on the surface of a substrate 1 or an oxide film formed on the surface is improved in film quality by a thermal oxidation treatment.例文帳に追加

また、ＢｉＣＭＯＳを有してなる半導体装置の製造方法の場合、イオン注入法によってベース領域１４を形成した後、イオン注入による欠陥回復のための熱処理を施し、その後、熱酸化処理を施すことによって基板１表面のゲート電極１１端近傍に酸化膜を形成しあるいはここの酸化膜の膜質を改善する。 - 特許庁

In a method of manufacturing a semiconductor device equipped with a CMOS, LDDs 12 and 13 are formed by implantation of ions, then a thermal treatment is carried out for recovering from defects caused by implantation of ions, and thereafter an oxide film is formed near the end of a gate electrode 11 on the surface of a substrate 1 or an oxide film formed on the surface is improved in film quality by a thermal oxidation treatment.例文帳に追加

ＣＭＯＳを有してなる半導体装置の製造方法の場合、イオン注入法によってＬＤＤ１２、１３を形成した後、イオン注入による欠陥回復のための熱処理を施し、その後、熱酸化処理を施すことによって基板１表面のゲート電極１１端近傍に酸化膜を形成しあるいはここの酸化膜の膜質を改善する。 - 特許庁

The semiconductor apparatus 20 comprises a semiconductor substrate 1, a tunnel insulating film 3 provided on the semiconductor substrate 1, fine particles 4 of an oxide semiconductor having nonincreasing oxidation number arranged at an interval on the tunnel insulating film 3, an insulating film 5 of SiO_2 provided on the tunnel insulating film 3 to bury the fine particles 4, and a control gate 6 provided on the insulating film 5.例文帳に追加

半導体装置２０は、半導体基板１と、半導体基板１上に設けられたトンネル絶縁膜３と、トンネル絶縁膜３上に間隔を空けて配置された酸化数が増加しない酸化物半導体からなる微粒子４と、トンネル絶縁膜３上に設けられ、微粒子４を埋め込むＳｉＯ_2からなる絶縁膜５と、絶縁膜５上に設けられたコントロールゲート６とを備えている。 - 特許庁

The method of manufacturing the semiconductor device comprises steps of forming a groove 1a whose side view inclines on a semiconductor substrate 1, forming an element isolation film 4a by embedding an insulating film in the groove 1a, and forming a gate oxide film of a transistor by carrying out the thermal oxidation of the semiconductor substrate 1.例文帳に追加

本発明に係る半導体装置の製造方法は、半導体基板１に、側面が傾斜している溝１ａを形成する工程と、溝１ａに絶縁膜を埋め込むことにより素子分離膜４ａを形成する工程と、半導体基板１を熱酸化することにより、トランジスタのゲート酸化膜を形成する工程とを具備する。 - 特許庁

In a semiconductor substrate after STI formation as element isolation, a channel dope step is performed on the memory cell of a memory region before gate oxidation, and wet etching is performed for adjusting an STI step using a hydrofluoric acid containing solution in a state with a resist after a predetermined impurity is completely injected, so that a difference between the STI protruding amounts of the memory region and the logic region becomes approximately equal.例文帳に追加

素子分離としてのＳＴＩ形成後の半導体基板において、メモリ領域のメモリセル部に対するチャネルドープ工程をゲート酸化前に行い、所定の不純物注入完了後にレジスト付きの状態にてフッ酸含有の溶液によりＳＴＩ段差を調整するためウエットエッチングを行い、メモリ領域とロジック領域のＳＴＩ突き出し量の差が同程度になるようにした。 - 特許庁

Second lower insulating films 54 of the second side wall portions 46 have a thickness thicker than that of silicon thermal oxidation films 34 of the first side wall portions 26 by the thickness of silicon oxide films 62 on an upper surface 12A of a p-type semiconductor substrate 12, and the silicon oxide films 62 do not have a part covering the side walls of the second gate electrodes 42 from a side.例文帳に追加

第２サイドウォール部４６の第２下部絶縁膜５４は、Ｐ型半導体基板１２の上表面１２Ａの上表面１２Ａの上表面１２Ａ上においてシリコン酸化膜６２の分だけ第１サイドウォール部２６のシリコン熱酸化膜３４よりも厚肉とされ、該シリコン酸化膜６２は第２ゲート電極４２の側壁を側方から覆う部分を有しない。 - 特許庁

The method for manufacturing the semiconductor device comprises the steps of forming an upper gate 16 by partly etching a silicon nitride film layer 15 and a metal layer 14, forming an upper sidewall 17 of a silicon nitride film on a sidewall of the gate 16, etching the layer 13 and the film 12 with the sidewall 17 as a mask, and conducting a sidewall oxidation of the remaining layer 13.例文帳に追加

この半導体装置の製造方法では、シリコン窒化膜層１５およびメタル層１４が部分的にエッチングされて上側ゲート部１６が形成され、その上側ゲート部１６の側壁部にシリコン窒化膜の上側サイドウォール１７が形成され、その上側サイドウォール１７をマスクとして、ポリシリコン層１３およびゲート酸化膜１２がエッチングされるとともに、残留しているポリシリコン層１３の側壁酸化が行われる。 - 特許庁