「integrated method」に関連した英語例文の一覧と使い方(130ページ目) - Weblio英語例文検索

The method may also include a step of presenting a simulation including a representation of the device operable in the integrated simulation model of the actual environment and a step of allowing control of operation of the simulation of the device in the integrated simulation model of the actual environment.例文帳に追加

当該方法はまた、現実の環境の統合シミュレーションモデルにおいて動作可能な装置の表現体を含むシミュレーションを示すステップと、現実の環境の統合シミュレーションモデルにおける装置のシミュレーションの動作の制御を可能にするステップとを含み得る。 - 特許庁

To construct an integrated circuit capable of reconstructing logical function with a small number of elements and to provide a function reconstructable integrated circuit by which a high-speed operation is expectable and a method for constructing function.例文帳に追加

論理関数機能を再構成することが可能な集積回路を、少ない素子数によって構成し、しかも、高速動作を期待することができる関数機能再構成可能集積回路および関数機能構成方法を提供することを目的とするものである。 - 特許庁

To provide a semiconductor integrated circuit, which has superior stability, reliability, and performance and is low-cost, and its manufacturing method for a semiconductor integrated circuit device which uses relatively more PMOSs than NMOSs and uses the PMOSs for an output driver.例文帳に追加

ＰＭＯＳがＮＭＯＳに比べて比較的多く使用され、かつ出力ドライバーにＰＭＯＳが用いられる半導体集積回路装置において、安定度、信頼度、パフォーマンスに優れ、かつ低コストの半導体集積回路装置及びその製造方法を提供する。 - 特許庁

To provide a test circuit and method of a semiconductor integrated circuit capable of testing whether a through via formed in a single chip on a wafer is defective, and whether a through via formed in a semiconductor integrated circuit packaged is defective.例文帳に追加

ウェハ上の単一チップに形成された貫通ビアの不良の可否をテストすることができ、またパッケージングされた半導体集積回路に形成された貫通ビアの不良の可否をテストすることができる半導体集積回路のテスト回路及び方法を提供する。 - 特許庁

This power consumption optimization method is provided to describe specifications of a semiconductor integrated circuit in HDL, and to perform a logical composition from sources described in the HDL, and to optimize the power consumption of a semiconductor integrated circuit used for circuit design for performing layout design.例文帳に追加

半導体集積回路の仕様をＨＤＬで記述し、ＨＤＬで記述されたソースから論理合成を行い、レイアウト設計を行う回路設計で用いられる、半導体集積回路の消費電力を最適化する消費電力最適化方法である。 - 特許庁

To provide an information processor and its method which prepare one integrated electronic document from a plurality of different material electronic documents and can easily perform editing while maintaining the relation between the material electronic documents and the integrated electronic document, and to provide a computer readable memory.例文帳に追加

異なる複数の素材電子文書から１つの統合電子文書を作成し、素材電子文書と統合電子文書との関係を維持しながら容易に編集を行うことができる情報処理装置及びその方法、コンピュータ可読メモリを提供する。 - 特許庁

To provide a manufacturing method of semiconductor integrated circuit and a semiconductor integrated circuit to lay adjacent wires in the periphery of a plurality of vias, and to improve the reliability and manufacturing yield on the occasion of connecting upper and lower wires, using a plurality of vias.例文帳に追加

上下の配線層を複数のビアを用いて接続する場合に、複数のビアの周辺に隣接する配線を敷設可能とし、信頼度及び歩留まりを向上可能な半導体集積回路の製造方法及び半導体集積回路を提供する。 - 特許庁

To provide a semiconductor integrated circuit for image processing and its design method that can quickly cope with a sudden specification change and addition through the elimination of defects of a conventional image processing use semiconductor integrated circuit and operate the HDL(Hardware Description Language) as a valid resource in the future.例文帳に追加

従来例の欠点を解消し、急な仕様変更、及び追加に対して迅速に対応すると共に、ＨＤＬ記述を有効な資産として今後に運用可能とする画像処理用半導体集積回路、及びその設計手法の提供。 - 特許庁

To provide an integrated coal gasification combined cycle power generating facility enabling a system to be started efficiently when pressurizing a gasification furnace without using an air separator, or when transporting dust coal to the gasification furnace, and to provide a method for generating power by the integrated coal gasification combined cycle.例文帳に追加

空気分離装置を使用しないでガス化炉を加圧したり、ガス化炉へ微粉炭を搬送する際、効率良くシステムを起動させることが可能な石炭ガス化複合発電設備および石炭ガス化複合発電方法を提供することを目的とする。 - 特許庁

To cap a layer on a surface of a copper interconnect wiring layer for use in interconnect structures for integrated circuits and to provide a method and apparatus for forming improved integration interconnection structures for integrated circuits by the application of gas-cluster ion-beam processing.例文帳に追加

ガスクラスターイオンビーム処理プロセスの適用により、集積回路の相互接続構造に使用される、銅の相互接続配線層の表面上で、層をキャップ化する、改良された集積相互接続、集積回路の構造を形成する方法ならびに機器である。 - 特許庁

In the method, the data object 1 is integrated into the medical data set 2 via at least one shadow group object 3 of the DICOM standard and a running and/or planned process in connection with the patient examination can be controlled dependent on the integrated data object.例文帳に追加

方法は、データオブジェクト１がＤＩＣＯＭ規格の少なくとも１つのシャドウグループオブジェクト３を介して医療データセット２に組み入れられ、組み入れられたデータオブジェクト１に依存して、進行中の計画されるプロセスが患者検査に関係して制御可能とする。 - 特許庁

To provide a method for designating a semiconductor integrated circuit, which can appropriately suppress delay fluctuations that occur in a semiconductor integrated circuit without lowering the degree of integration, etc., as the circuit, and to provide a design supporting device for favorably supporting this design.例文帳に追加

半導体集積回路としての集積度等を低下させることなく、同回路に生じる遅延変動をより適切に抑制することのできる半導体集積回路の設計方法、及び同設計を好適に支援する設計支援装置を提供する。 - 特許庁

To provide an error measuring apparatus and an error measuring method capable of measuring the condition of an error generated when serial transmission is performed, by assigning minimum terminals to two integrated circuits, when the serial transmission is performed with a transmission line arranged between these two integrated circuits.例文帳に追加

２つの集積回路間に配置された伝送路でシリアル伝送を行うとき、これらの集積回路に最小限の端子を割り当てて、シリアル伝送時のエラーの状況を測定できるようにしたエラー測定装置およびエラー測定方法を提供する。 - 特許庁

To provide a semiconductor integrated circuit capable of largely reducing the generation of noises, an increase in an IR drop, and a peak power consumption or the like by a circuit having a simple constitution, in a synchronous circuit operated while being synchronized with a clock signal; and to provide a method for designing the semiconductor integrated circuit.例文帳に追加

クロック信号に同期して動作する同期回路において、簡単な構成の回路で、ノイズの発生やＩＲドロップ、ピーク消費電流の増大などを大幅に低減することができる半導体集積回路およびその設計方法を提供する。 - 特許庁

To provide a computer-readable storage medium storing a program for executing layout processing of a semiconductor integrated circuit and a layout method of semiconductor integrated circuit, capable of suppressing increase in capacitance value by dummy metal.例文帳に追加

本発明の課題は、ダミーメタルによる容量値の増加を抑えるようにした半導体集積回路のレイアウト処理を実行するプログラムを記憶したコンピュータ読み取り可能な記憶媒体及び半導体集積回路のレイアウト方法を提供することを目的とする。 - 特許庁

To provide a semiconductor integrated circuit testing system which effectively tests a semiconductor integrated circuit by applying different test patterns to objects under test arranged in parallel without inviting large increase in cost of the system and a method.例文帳に追加

大幅な装置のコスト上昇を招かずに、並列に設けられた被試験対象に対して異なる試験パターンを印加することができ、効率的に半導体集積回路の試験を行うことができる半導体集積回路試験装置及び方法を提供する。 - 特許庁

A semiconductor integrated circuit layout design method comprises a process for storing a function TAP cell having a function inside and constituting a back bias function in a macro cell library used for layout design of the semiconductor integrated circuit.例文帳に追加

本発明は、半導体集積回路のレイアウト設計に用いられるマクロセルライブラリに、ファンクション機能を内部に備えた、バックバイアス機能を構成するためのファンクションＴＡＰセルを格納しておく工程を含む半導体集積回路レイアウト設計方法である。 - 特許庁

A method and a device for initializing an integrated circuit by the use of the compressed data from a remote fuse box are capable of reducing fuses in number required for repairing or customizing the integrated circuit, and grouping the fuses outside macros which are repaired by the fuses.例文帳に追加

リモート・ヒューズボックスからの圧縮データを用いて、集積回路を初期化する方法及び装置が、集積回路を修復またはカスタマイズするために要求されるヒューズの数を低減し、ヒューズにより修復されるマクロの外側においてヒューズをグループ化する。 - 特許庁

To provide an integrated circuit manufacturing device and its method and program, for easily executing the change of wiring connection in manufacturing an integrated circuit by arranging cells configured of the combination of a plurality of logic circuits with prescribed array configurations, and integrating them into multi-layer wiring.例文帳に追加

複数の論理回路を組にしたセルを所定の配列形態をもって配置し、多層配線化する集積回路の作製において、配線接続の変更が容易に実行できる集積回路作製装置およびその方法、並びにプログラムを提供する。 - 特許庁

To provide a device and a method for updating a control program which is capable of assigning control program updating work easily without deteriorating operational efficiency of an apparatus for testing a semiconductor integrated circuit and an apparatus for testing a semiconductor integrated circuit equipped with the above device.例文帳に追加

半導体集積回路試験装置の稼働効率を低下させず、且つ、容易に制御プログラム更新作業の割り当てを行うことができる制御プログラム更新装置及び方法並びに当該装置を備える半導体集積回路試験装置を提供する。 - 特許庁

To improve a feeling of softness and to prevent hair falling by utilizing the restoration properties of a cushion layer in a method for molding a laminated molding in which a resin core material and a skin with the cushion layer are pressed/integrated by a mold press molding method or an injection molding method.例文帳に追加

モールドプレス成形工法、射出成形工法により、樹脂芯材とクッション層付き表皮とをプレス一体化する積層成形体の成形方法において、クッション層の復元性を生かしソフト感を高めるとともに、毛倒れを防止する。 - 特許庁

A method of designing semiconductor integrated circuits comprises steps of (a) determining a layout of a semiconductor integrated circuit, (b) calculating characteristic values of the semiconductor integrated circuit, (c) determining margins of the characteristics based on the layout, and (d) based on the calculated values and the margins of the characteristics, detecting errors of the layout.例文帳に追加

本発明による半導体集積回路設計方法は、（ａ）半導体集積回路のレイアウトを定めるステップと、（ｂ）前記半導体集積回路の特性の算出値を算出するステップと、（ｃ）前記特性のマージンを前記レイアウトに基づいて決定するステップと、（ｄ）前記算出値と前記マージンとに基づいて、前記レイアウトのエラーを検出するステップとを備えている。 - 特許庁

In the manufacturing method of a piezoelectric oscillator composed of a piezoelectric vibrator in which an exciting electrode is formed on a piezoelectric element plate and a semiconductor integrated component forming an oscillator circuit, the semiconductor integrated component is mounted on the piezoelectric vibrator, and an undesired principal plane part of the semiconductor integrated component is subsequently ground by machining.例文帳に追加

課題を解決するために本発明は、圧電素板に励振用電極を形成した圧電振動子と、発振回路を形成した半導体集積部品とから成る圧電発振器の製造方法において、前記圧電振動子に前記半導体集積部品を実装した後に、前記半導体集積部品の不要主面部を機械加工により研削することにより課題を解決する。 - 特許庁

To provide an information processor and an information processing method by which an integrated electronic document good in format can be constituted by reconstructing document information about a document appearance such as contents in a plurality of different material electronic documents constituting the integrated electronic document and a page number in the case of preparing one integrated electronic document from the material electronic documents, and to provide a computer readable memory therefor.例文帳に追加

異なる複数の素材電子文書から１つの統合電子文書を作成する際に、その統合電子文書を構成する素材電子文書中の目次やページ番号等の文書の体裁に関する文書情報を再構成して、体裁が整った統合電子文書を構成することができる情報処理装置及びその方法、コンピュータ可読メモリを提供する。 - 特許庁

The inspection method of the semiconductor integrated circuit includes: a stress test of applying a stress voltage to dummy wiring LD provided so as to run in parallel with signal wiring L3 and L4 inside the semiconductor integrated circuit; and a test process of determining the quality of the semiconductor integrated circuit by measuring a leakage current between the signal wiring L3 and L4 and the dummy wiring LD.例文帳に追加

本発明の半導体集積回路の検査方法では、半導体集積回路内の信号配線Ｌ３・Ｌ４に並走するように設けられたダミー配線ＬＤにストレス電圧を印加するストレス試験と、信号配線Ｌ３・Ｌ４とダミー配線ＬＤとの間のリーク電流を測定することにより半導体集積回路の良否を判定するテスト工程とを含む。 - 特許庁

In the ITO layer, an integrated intensity ratio A/B of integrated intensity A of the 2θ peak equivalent to the (222) plane of the ITO layer to integrated intensity B of the 2θ peak equivalent to the (211) plane thereof in an X-ray diffraction method is not smaller than 3.0.例文帳に追加

透明フレキシブル基材にＩＴＯ層からなる電極層を配設し、且つ、その水蒸気透過率が、１×１０^-2 g/ ｍ^2/day 以下であるフレキシブル透明電極基板であって、ＩＴＯ層は、Ｘ線回折法における、そのＩＴＯ層の（２２２）面に相当する２θピークの積分強度Ａと（２１１）面に相当する２θピークの積分強度Ｂとの積分強度比Ａ／Ｂが３．０以上である。 - 特許庁

This inspection method for the semiconductor integrated circuit includes a burn-in pattern generating process for generating a burn-in test pattern for performing a burn-in test for the integrated circuit, and the generating process is characterized by including an equalization process for generating an equalization burn-in test pattern equalizing the number of times of toggling on each element level of the semiconductor integrated circuit.例文帳に追加

本発明による半導体集積回路の検査方法は、前記半導体集積回路のバーインテストを行うためのバーンインテストパターンを生成するバーンインパターン生成工程を含み、該バーンインパターン生成工程は、前記半導体集積回路の各素子レベルでのトグル回数を平準化する平準化バーンインテストパターンを生成する平準化工程を含むことを特徴とする。 - 特許庁

This design method for a semiconductor integrated circuit is provided with a net list creation step (S121) for creating a net list, which includes connection information between and inside macros of the semiconductor integrated circuit and identification information about the used macro, and a test pattern creation step (S122) creating a test pattern for the semiconductor integrated circuit on the basis of the identification information about the used macro inside the net list.例文帳に追加

半導体集積回路のマクロ間及びマクロ内の結線情報並びに使用するマクロの識別情報を含むネットリストを生成するネットリスト生成ステップ（Ｓ１２１）と、ネットリスト内の使用マクロの識別情報を基に半導体集積回路の試験パターンを生成する試験パターン生成ステップ（Ｓ１２２）とを有する半導体集積回路の設計方法が提供される。 - 特許庁

In a method for fabricating the semiconductor integrated circuit having a base film, a thin film transistor and a passivation film, variation in kinds, thickness, and sizes of other substrates is made possible by releasing the semiconductor integrated circuit fabricated on a substrate from the substrate and fixing only the semiconductor integrated circuit to the other substrate.例文帳に追加

下地膜と、薄膜トランジスタ及びパッシバーション膜を有する半導体集積回路の作製方法であって、基板上に作製された半導体集積回路を基板から剥離して、半導体集積回路のみを他の基板に固定する半導体集積回路の作製方法を提供することによって、前記他の基板の種類や厚さ、大きさに関して、さまざまなバリエーションが可能でになる。 - 特許庁

To provide an evaluation method for ride quality on rail vehicle capable of evaluating/estimating ride quality during the period of curve passage and ride quality during the period of point and crossing passage in an integrated fashion.例文帳に追加

曲線通過時の乗り心地と分岐器通過時の乗り心地を一元化して評価・推定することができる鉄道車両の乗り心地評価方法を提供する。 - 特許庁

To provide a low-loss high-frequency circuit structure, capable of obtaining the intrinsic characteristics of an integrated circuit, to which a flip- chip is mounted, and to provide its manufacturing method.例文帳に追加

フリップチップ実装する集積化回路の本来の特性を得ることができ、かつ、低損失な高周波回路構造およびその製造方法を提供すること。 - 特許庁

To provide a test method for an integrated circuit with a memory cell arranged in a circumference of a core that a conditional blocking in a test mode is applied to a clock input of the core.例文帳に追加

テストモードにおける条件付き抑止がそのクロック入力に適用されるコアの周りに配列されたメモリセルを有する集積回路のテスト方法を提供する。 - 特許庁

To provide an A/D conversion circuit wherein a malfunction hardly occurs even when noise is generated, a temperature sensor circuit including the same, an integrated circuit and method of controlling the temperature sensor circuit.例文帳に追加

ノイズが発生しても誤動作が生じにくいＡ／Ｄ変換回路、これを含む温度センサ回路、集積回路、温度センサ回路の調整方法を提供すること。 - 特許庁

To provide a method for arranging pads in a semiconductor integrated circuit device by which the supply capability of power supply can be ensured and the arrangement of power supply pads can be determined.例文帳に追加

本発明の目的は、電源の供給力を確保して電源パッドの配置を決定できる半導体集積回路装置のパッド配置方法を提供することにある。 - 特許庁

To provide a method for adjusting the pulse repetition frequency of clock module without greatly affecting the manufacturing cost of integrated circuit, and requiring any complicated work.例文帳に追加

集積回路の製造費用に大きな影響を及ぼさないよう、複雑な作業を要しない、時計モジュールのパルス繰返し周波数を調整する方法を提案する。 - 特許庁

To provide a method of miniaturizing an integrated circuit formed by packaging chip-type electronic devices in a multi-layered board, increasing the number of packaged chip-type electronic devices, and achieving cost reduction.例文帳に追加

多層基板にチップ形電子デバイスを実装してなる集積回路の小型化、チップ形電子デバイスの実装数の増加、低コスト化を実現できる技術の開発。 - 特許庁

In this manufacturing method, a mold component (core insert component) integrated with a magnetic core is manufactured, and the core insert component is connected to a holder with a coil housed therein by using screws.例文帳に追加

磁性体コアと一体化したモールド部品（コアインサート部品）を作製し、このコアインサート部品とコイルを収納したホルダーとビスで締結させる製造方法。 - 特許庁

To obtain a semiconductor integrated-circuit device in which the area of a semiconductor chip is reduced sharply and whose relief efficiency is enhanced, by a method wherein the layout area of a column-based defect relief circuit is reduced.例文帳に追加

カラム系欠陥救済回路のレイアウト面積を小さくすることにより、半導体チップ面積を大幅に低減し、かつ救済効率を向上する。 - 特許庁

To provide an information providing system relating to the manufacture of an integrated circuit device capable of selecting optimum manufacturing method when a shape on a wafer differs from design data.例文帳に追加

ウエハ上の形状と設計データとに差異があるとき、最適な製造方法を選択できる集積回路装置製造に関する情報提供システムを提供する。 - 特許庁

This method for integrated control of the plant disease injuries is characterized by using a treatment with the acidic electrolyzed water and a treatment with warm water or a germination hastening treatment with a benomyl formulation in combination.例文帳に追加

酸性電解水処理と温湯処理もしくはベノミル製剤催芽時処理を併用することを特徴とする植物病害総合防除方法の提供。 - 特許庁

To provide an article receiving apparatus which has an appearance as if a home delivery box and a mailbox are integrated when viewed from a receiving side, and to provide an installation method for the article receiving apparatus.例文帳に追加

宅配ボックス並びに郵便受けが、受取側からみて一体となっているような外観を呈するような物品収受装置並びにその設置方法を提供する。 - 特許庁

To provide a method for secure recording of so-called sensitive data, for instance an encryption key in a memory M of an electronic chip integrated system, in particular a chip card CP.例文帳に追加

本発明は、電子チップ搭載システム、特にチップカードＣＰのメモリＭ内へ、敏感といわれるデータ、たとえば暗号鍵を安全に記録する方法に関するものである。 - 特許庁

To provide a skin integrated foamed molded object capable of making it possible to hard to leak a foaming material at the time of injection or after injection, and a method for manufacturing the same.例文帳に追加

発泡材料の注入時及び注入後に発泡材料を漏れにくくすることができる表皮一体発泡成形体及びその製造方法を提供する。 - 特許庁

Sequential two point measuring method can be conducted correctly even if no attitude control mechanism is provided through integrated operation of the relative displacement of both detected distances and the detected inclination.例文帳に追加

両検出距離の相対変位と検出斜度とを統合した演算を行うことで、姿勢制御機構が無くても、逐次２点測定法を適正に行うことができる。 - 特許庁

To provide a drive circuit integrated liquid crystal display device provided with a drive circuit of a D/A conversion method which is small and has little display variation.例文帳に追加

駆動回路一体型液晶表示装置において、小型で表示バラツキの少ないＤ／Ａ変換方式の駆動回路を有する液晶表示装置を実現する。 - 特許庁