「memory interface」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

Further, the operating system program of the device indicates the setting and alteration of the parameters in the first memory through an interface prepared for the BIOS program.例文帳に追加

さらに、前記ＢＩＯＳプログラムに用意されたインタフェースを介して前記装置のオペレーティングシステムプログラムで、前記第１のメモリ内のパラメータについて設定・変更を指示する。 - 特許庁

The radio frequency interface is configured to receive data signals from the memory circuit and to perform radio frequency transmission that includes the data signals.例文帳に追加

上記無線周波数インターフェースは、上記メモリ回路からデータ信号を受信し、上記データ信号を含んだ無線周波数送信を行うように構成されている。 - 特許庁

To provide a timing adjustment circuit for a memory interface in which gate timing can be adjusted in accordance with a phase of an inputted data strobe signal, and a method.例文帳に追加

入力されたデータストローブ信号の位相に応じて、そのゲートタイミングを調整することのできるメモリインターフェイスのタイミング調整回路および方法を提供する。 - 特許庁

To provide a nonvolatile memory circuit and the device, in which the storage information can be optically set and electrically written without necessitating an excess interface circuit, etc.例文帳に追加

余分なインターフェース回路等を必要とせず、記憶情報を光学的に設定して電気的に書き込むことができる不揮発性メモリ回路および装置を提供する。 - 特許庁

An expansion circuit 203 is provided in parallel with a Centronics interface means 202 between a connector such as the Centronics in a main substrate of a printer and a memory controller 205 in the main substrate.例文帳に追加

プリンタのメイン基板におけるセントロニクス等のコネクタと、メイン基板内のメモリコントローラ２０５との間に、セントロニクスインターフェース手段２０２と並列に増設回路２０３を設ける。 - 特許庁

By this operation, game data stored in the memory 15 in the game equipment 2, is installed in the predetermined position of the RAM 4 of the cellular phone 1 via interface 13 and 12.例文帳に追加

これにより、ゲーム機２のメモリ１５に格納されているデータがインターフェイス１３、１２を介して携帯電話機１のＲＡＭ４の所定のエリアに格納される。 - 特許庁

Receiving buffers 135, 133 having a through current preventing function are provided on interface parts corresponding to data pins DAT1, DAT0 of a SD memory card 12.例文帳に追加

ＳＤメモリカード１２のデータピンＤＡＴ１，ＤＡＴ０に対応するインターフェース部には貫通電流防止機能を持った受信バッファ１３５，１３３が設けられている。 - 特許庁

A protocol interface part sets a stop flag on the memory area to true in response to receipt of a use stop request by a use stop command from a card issuer.例文帳に追加

プロトコル・インターフェース部は、カード発行者からの利用停止コマンドによる利用停止依頼を受け取ったことに応答して、メモリ領域上の停止フラグを真に設定する。 - 特許庁

A CPU 11a writes a program transmitted from the network interface part 12 in a flash memory 11c, whose contents are preliminarily erased for performing the exchange of the program.例文帳に追加

ＣＰＵ１１ａは、予め内容を消去しておいたフラッシュメモリ１１ｃに、ネットワークインターフェイス部１２から送られたプログラムを書き込むことで、プログラムの入れ替えを行う。 - 特許庁

The channel interface provides a channel for executing communication with, for instance, a processor facility, a memory flow control facility, a machine status register, and an external processor interrupt facility.例文帳に追加

チャンネル・インターフェースは、例えば、プロセッサ・ファシリティ、メモリ・フロー制御ファシリティ、マシン・ステータス・レジスタ、および外部プロセッサ割り込みファシリティと通信するためのチャンネルを提供する。 - 特許庁

Furthermore, the CPU 3 stops distribution of compression data outputted from the compression processor 2 through a network interface I/F 5, and stores it in a nonvolatile memory 4.例文帳に追加

さらに、ＣＰＵ３は、圧縮処理部２から出力される圧縮データをネットワークＩ／Ｆ５により配信するのを停止し、不揮発性メモリ４に記憶させるようにする。 - 特許庁

The stored image data are read from the memory and transferred to the CPU in matching with the processing speed of the PCI bus, and the image data are outputted from a video card 19 as DVI (Digital Visual Interface) signals.例文帳に追加

そしてＰＣＩバスの速度に合わせて、メモリから記憶画像データを読み出しＣＰＵへ転送された後、ビデオカード１９からＤＶＩ信号として出力される。 - 特許庁

A CPU 3 makes it possible to read internal flash information out of the internal flash memory 5 from the debugging tool 2 through a JTAG interface 11, rewrite data based upon the internal flash information are inputted from the debugging tool 2 through the JTAG interface 11, and further the CPU 3 rewrites the rewrite data to the internal flash memory 5 according to a rewriting program stored in the internal flash memory 5.例文帳に追加

ＣＰＵ３によって、内蔵フラッシュメモリ５に格納された内蔵フラッシュ情報をＪＴＡＧインタフェース１１を介してデバッグツール２から読み出し可能にし、デバッグツール２からその内蔵フラッシュ情報に基づいた書き換みデータをＪＴＡＧインタフェース１１を介して入力して、さらに、ＣＰＵ３によって、内蔵フラッシュメモリ５に格納された書き換えプログラムに基づいて書き換みデータを内蔵フラッシュメモリ５に書き換える。 - 特許庁

The control section writes the test data output from the test-data output section into the memory, in the same writing sequence as a writing sequence of the pixel data outputted from the pixel array section into the memory, reads the test data written into the memory from the memory, in the same reading sequence as a reading sequence of the pixel data outputted from the pixel array section from the memory, and outputs the test data via the external interface.例文帳に追加

制御部は、テストデータ出力部から出力されたテストデータを、画素アレイ部から出力された画素データの前記メモリへの書き込み順序と同じ書き込み順序でメモリに書き込み、メモリに書き込まれたテストデータを、画素アレイ部から出力された画素データの前記メモリからの読み出し順序と同じ読み出し順序で前記メモリから読み出し、外部インタフェースを介して出力する。 - 特許庁

A storage device comprises: a board disposed in a expansion slot directly installed on a motherboard; flash memory installed on the board; a connection interface which can be connected to a serial bus; a control unit which controls read-write of data of flash memory via the serial bus and the connection interface; and a power supply unit which acquires power required for the operation of the storage device from the outside.例文帳に追加

記憶装置であって、マザーボードに直接設けられた拡張スロットに配置されるボードと、ボードに設けられたフラッシュメモリと、シリアルバスに接続可能な接続インターフェースと、シリアルバスおよび接続インターフェースを介したフラッシュメモリのデータの読み書きを制御する制御部と、記憶装置の動作に必要な電力を外部から取得する電源部とを備える。 - 特許庁

The device is equipped with a memory means 131, such as a semiconductor, between an interface means 121 for inputting digital data by N times-speed in the real time and a means 150 for recording and accumulating the data in a magnetic tape medium 151; and a means 132 for reading by base speed while writing in the above memory means 131 by N times-speed via the above interface means 121.例文帳に追加

ディジタルデータを実時間のｎ倍速で入力するインターフェース手段１２１と、前記データを磁気テープメディア１５１に記録蓄積する手段１５０との間に、半導体などのメモリ手段１３１を備え、前記インターフェース手段１２１を介して前記メモリ手段１３１にｎ倍速で書き込みながら１倍速で読み出す手段１３２を備えた。 - 特許庁

Because the maximum size of each of the two antenna terminals is the size of the potential supply terminal, with the provision of the two antenna connection terminals by sparing a terminal area having the size of the one potential supply terminal to the memory card being incompatible with the contactless interface, the memory card compatible with the contactless interface can be formed.例文帳に追加

２個のアンテナ接続端子の大きさは１個の前記電位供給端子の大きさを最大とするから、非接触インタフェース非対応のメモリカードに対して１個の前記電位供給端子の大きさの端子の領域を割くことによって前記２個のアンテナ接続端子を設けて、非接触インタフェース対応のメモリカードとされる。 - 特許庁

A second IC has a signal processing processor, to which the interface section of the first IC is connected, as the internal component, wherein the signal processing processor receives the pre-acquired adjustment data read out from the nonvolatile memory through the interface section and generates the actual use adjustment data from the received pre-acquired adjustment data to send to the interface section.例文帳に追加

第２のＩＣは、第１のＩＣのインターフェース部が接続される信号処理プロセッサを内部構成部として備え、信号処理プロセッサが、インターフェース部を通じて不揮発性メモリから読み出された事前取得調整データを受け取り、受け取った事前取得調整データから実使用調整データを生成して、インターフェース部に送るようにする。 - 特許庁

A multi-interface memory card operation method comprises: a step for detecting a voltage level input from a host and generating voltage level information; a step for analyzing the voltage level information in response to a reset signal input from the host; and a step for enabling either a first interface or a second interface according to the analysis result.例文帳に追加

ホストから入力された電圧レベルを検出して電圧レベル情報を生成させる段階と、ホストから入力されたリセット信号に応答して、電圧レベル情報を解析する段階と、解析結果によって、第１インターフェースと第２インターフェースとのうち、何れか一つをイネーブルさせる段階と、を含むマルチインターフェースメモリカードの動作方法。 - 特許庁

A host interface module 60, an encryption decoding module 70, a physical layer transmission interface module 81, and a physical layer reception interface module 82 receiving a request from a control section 10 or a physical layer module 90 receive an access permission signal from an arbiter 40 according to the priority with respect to accesses and thereafter access the shared memory 50.例文帳に追加

制御部１０または物理層モジュール９０からの要求を受けてホストインターフェースモジュール６０、暗号復号モジュール７０、物理層送信インターフェースモジュール８１および物理層受信インターフェースモジュール８２は、アクセスに関する優先順位に従ってアービタ４０からアクセス許可信号を供給された後に共有メモリ５０にアクセスする。 - 特許庁

Thus, when the CPU 19 receives an output request for the still picture file from the image processor 42 through an interface 41, the CPU 19 reads the still picture file stored in the memory 20 to be able to output the still picture file to the image processor 42 through the interface 41.例文帳に追加

これにより、CPU１９は、インターフェース４１を介して画像処理装置４２より静止画像ファイルの出力要求を受けると、メモリ２０に記憶されている静止画像ファイルを読み出し、インターフェース４１を介して画像処理装置４２に出力することができる。 - 特許庁

Next, the updating method changes control of equipment 110 to the new interface control program to communicate with the outside equipment 101, acquires the equipment control program of the new control program, and substitutes to a memory region 115 storing an old interface control program.例文帳に追加

次に、機器１１０の制御を新しいインターフェース制御プログラに遷移させて外部機器１０１と通信を行い、新しい制御プログラムの機器制御プログラム部分を取得し、古いインターフェース制御プログラムが格納されているメモリ領域１１５へ上書きを行う。 - 特許庁

This data transfer device is provided with an LSI 111 equipped with a general purpose I/O interface 113 and a memory 112, an HDD controller 114 being an external storage device control means equipped with a general purpose I/O interface 115, and an HDD 104 as an external storage device.例文帳に追加

汎用Ｉ／Ｏインターフェイス１１３及びメモリ１１２を具備するＬＳＩ１１１と、汎用Ｉ／Ｏインターフェース１１５を具備する外部記憶装置制御手段であるＨＤＤコントローラ１１４と、外部記憶装置としてのＨＤＤ１０４とを具備する。 - 特許庁

The device comprises an FPGA 12 as a configurable device, an interface for configurating the FPGA 12, and a memory element 21 wherein a program defining the hardware constitution of the FPGA 12 is written, which is arranged exterior of the device body A and is connected via the interface.例文帳に追加

コンフィギュアラブルデバイスであるＦＰＧＡ１２と、ＦＰＧＡ１２をコンフィギュレーションするためのインターフェイスと、ＦＰＧＡ１２のハード構成を規定するプログラムが書き込まれ、装置本体Ａの外部に配置され、インターフェイスを介して接続される記憶素子２１とを備える。 - 特許庁

A slave unit 10 acquires information through an external interface connected to an external interface connection unit 13, or acquires information from an external recording device mounted to an external memory device connection unit 14, and displays the acquired information in a slave unit display section 11.例文帳に追加

子機１０は、外部インタフェース接続部１３に接続された外部インタフェースを介して情報を取得し、または外部記憶装置接続部１４に装着された外部記録装置から情報を取得し、取得した情報を子機表示部１１に表示する。 - 特許庁

A processor 12 controls a power supply control unit 15 to stop electric power supplied to a RAM 13, a flash memory 14, and a second communication interface 16 when the link of a first communication interface is not detected or when data transfer is not detected.例文帳に追加

プロセッサ１２は、第１の通信インタフェース１１のリンクが検出されないとき、またはデータ転送が検出されないときに電源制御部１５を制御して、ＲＡＭ１３、フラッシュメモリ１４および第２の通信インタフェース１６への電力供給を停止させる。 - 特許庁

The disk unit comprises a pickup, disk motor, actuator control means, feed motor control means, disk motor control means, interface (a), interface (b), recording reproduction control means, host discriminating means, operational control means, external signal input means, data memory means, and external display means.例文帳に追加

ピックアップ、ディスクモータ、アクチュエータ制御手段、送りモータ制御手段、ディスクモータ制御手段、インターフェイスa、インターフェイスb、記録再生制御手段、ホスト判別手段、動作制御手段、外部信号入力手段、データメモリ手段、外部表示手段とで構成される。 - 特許庁

DRAM devices and SRAM devices have a NAND interface system (interface system in which the same pin is commonly used for an address and data) so as to be coupled directly to a bus (address/data bus and control bus) of a NAND flash memory device connected to a microprocessor.例文帳に追加

本発明によると、DRAM装置及びSRAM装置はマイクロプロセッサーに連結されたNAND型フラッシュメモリ装置のバス（アドレス/データバス及び制御バス）に直接連結されるようにNANDインターフェイス方式（同一のピンがアドレス及びデータに共通に使用されるインターフェイス方式）を有する。 - 特許庁

When image/ sound data are inputted from the external to the memory interface 103, tag data indicating the image/sound data are stored in a prescribed area of the data cache memory 105 and the proces-sor operation part 100 refers to the tag data and executes processing corresponding to the attribute of the tag data.例文帳に追加

メモリインタフェースに外部から映像・音声データが入力されると、データキャッシュメモリの所定のエリアに映像・音声データであることを示すタグデータが記憶され、プロセッサ演算部はそのタグデータを参照し、その属性に応じた処理を行う。 - 特許庁

A lower series/parallel shift section is connected between a lower memory bank section and the input/output block section, and an interface logic circuit section generates a signal for selecting the upper or the lower memory bank section by an externally received write-in or read-out instruction.例文帳に追加

下部直／並列シフト部は下部メモリーバンク部と入／出力ブロック部の間に接続され、インターフェースロジック回路部は外部から受信された読み取り又は書き込み命令により上部又は下部メモリーバンク部を選択するための信号を発生する。 - 特許庁

To provide a device and a method for displaying an image displaying an interlace signal on an image display device without a frame memory and displaying with picture quality equal to the time when the frame memory is used answering to a high frequency interface signal.例文帳に追加

インターレース信号をフレームメモリなしで画像表示装置に表示できるとともに、高周波ののインターレース信号に対応し、フレームメモリを用いたときと同等の画質で表示できる画像示装置および画像表示方法を提供する。 - 特許庁

The interface circuit 4 performs an access operation at prescribed access timing which is prescribed in the memory 3, the first CPU 1 and the second CPU 2 perform access operations at timing equal to or faster than double of the prescribed access timing which is prescribed in the memory 3.例文帳に追加

インターフェース回路４は、メモリ３で規定されている規定アクセスタイミングでアクセス動作を行い、第１のＣＰＵ１および第２のＣＰＵ２は、メモリ３で規定されている規定アクセスタイミングの２倍以上のタイミングでアクセス動作を行う。 - 特許庁

The storage device includes: a memory 13 for temporarily storing data; a magnetic recording medium 16; an external interface 11 for acquiring a command to instruct access to the magnetic recording medium 16 and the memory 13 from the outside; and a processor 19 for executing the command.例文帳に追加

ストレージ装置は、データを一時的に格納するメモリ１３と、磁気記録媒体１６と、外部からメモリ１３と磁気記録媒体１６へのアクセスを指示するコマンドを取得する外部インターフェイス１１と、コマンドを実行するプロセッサ１９とで構成される。 - 特許庁

A first IC includes an internal component section capable of being adjusted with adjustment data, a nonvolatile memory in which a beforehand acquired adjustment data about the internal component section is stored, and an interface section provided between the non volatile memory and outside.例文帳に追加

第１のＩＣは、調整データにより調整可能な内部構成部と、この内部構成部についての事前取得調整データが記憶される不揮発性メモリと、この不揮発性メモリと外部との間に設けられるインターフェース部とを備える。 - 特許庁

A program download unit 107 downloads, in accordance with a selecting instruction of a program selecting unit 105, a program to be performed by a memory interface unit 103, selectively from a nonvolatile memory 140 so that it is possible to reduce the capacity of an RAM 104.例文帳に追加

プログラムダウンロード部１０７がプログラム選択部１０５の選択指示に応じてメモリインターフェイス部１０３が実行するプログラムを選択的に不揮発性メモリ１４０からダウンロードするので、ＲＡＭ１０４の容量を削減することができる。 - 特許庁

The mobile phone also comprises a call control unit 206 for securing a memory for monitoring 204b having capacity less than a memory for application notification 204a preset by an interface for notifying the browser part 210 of data in response to the monitoring request.例文帳に追加

また、携帯電話機は、監視要求に応じて、ブラウザ部２１０へデータを通知するためのインターフェースであらかじめ設定されたアプリ通知用メモリ２０４ａより小さい容量の監視用メモリ２０４ｂを確保する呼制御部２０６を備える。 - 特許庁

A display controller includes: a memory core which holds image data to be displayed; a register set holding structure data which enables display of the image data; and a bus interface which realizes bus communication between the memory core of the display controller and a microprocessor.例文帳に追加

ディスプレイコントローラは、表示される画像データを保持するメモリコアと、画像データの表示を可能にする構成データを保有するレジスタセットとを含むと共に、ディスプレイコントローラのメモリコアとマイクロプロセッサとの間でバスによる通信を可能にするバスインタフェースを含む。 - 特許庁

To prevent a normal data from being lost by overwriting an erroneous data in a buffer memory, and enhance reliability of a disk device, in the disk device provided with a serial interface and for inputting and outputting the data through the buffer memory.例文帳に追加

シリアルインタフェースを備え、バッファメモリを経由してデータの入出力を行うディスク装置で、バッファメモリにおいて正常データがエラーデータで上書きされることによるデータの消失を防ぐことを可能とし、ディスク装置の信頼性を高めること。 - 特許庁

An interface circuit 4 is used for controlling access from a first CPU 1 and a second CPU 2 to a memory 3 and enables execution of simultaneous read/write access fro the first CPU 1 and the second CPU 2 to the memory 3.例文帳に追加

インターフェース回路４は、第１のＣＰＵ１および第２のＣＰＵ２からのメモリ３へのアクセスを制御するための回路であり、第１のＣＰＵ１および第２のＣＰＵ２からメモリ３に同時にリード・ライトアクセスを実行することを可能とする。 - 特許庁

A bus interface part 110 of a shared memory board 100 receives a request packet RP where a processor identifier (210_1) and an acquisition request RQ1 (or a release request) of the right to access a shared memory SM are set, from an arbitrary request source processor 210_1 out of a plurality of processors 210_1 to 210_n.例文帳に追加

共有メモリボード100のバスインタフェース部110は、複数のプロセッサ210_1〜210_nの内の任意の要求元プロセッサ210_1から、プロセッサの識別子(210_1)及び共有メモリSMに対するアクセス権の獲得要求RQ1(又は解放要求)が設定されたリクエストパケットRPを受信する。 - 特許庁

When a key 13 is used to enter a transmission instruction and a destination telephone number, a line interface 11 is controlled and a phone call is made, and after the destination replies the call, the recording sequence stored in the memory 16 and image information is read from a memory 15 and the information is transmitted.例文帳に追加

キー１３から送信指示と送信先電話番号の入力があると、回線インタフェース１１を制御して発呼し、相手先応答後、メモリ１６に記録された記録順序とメモリ１５から画情報を読み出し、送信する。 - 特許庁

Recorder apparatus records material input from a camera 1 to an input interface 28, in a memory pack 6 constituted of randomly accessible semiconductor memories or in a built-in memory 7, and a video play section 24 reproduces the recorded material.例文帳に追加

収録装置は、カメラ１から入力インタフェース２８に入力された素材をランダムアクセス可能な半導体メモリで構成されるメモリパック６または内蔵メモリ７に収録し、上記収録された素材を映像再生部２４により再生する。 - 特許庁

Data such as system setting information from a main control board are written through an interface 27 for a main control board and a buffer 24 for main control access in a memory 22 for main control board access and a memory 23 for sub-control board access.例文帳に追加

メイン制御用ボードからのシステム設定情報等のデータは、メイン制御用ボード用インタフェース２７、メイン制御用ボードアクセス用バッファ２４を介して、メイン制御用ボードアクセス用メモリ２２、及びサブ制御用ボードアクセス用メモリ２３に書き込まれる。 - 特許庁

This data transfer device is composed such that IO access data on a host bus 3 connecting a host CPU 1 and an image processing device 40 is transferred, on an internal local bus 20 of the image processing device 40 by DMA transfer system to a memory 27 via a memory interface 23.例文帳に追加

ホストＣＰＵ１と画像処理装置４０を接続するホストバス３上のＩＯアクセスデータを、画像処理装置４０の内部ローカルバス２０上にＤＭＡ転送方式により、メモリーインターフェース２３経由でメモリ２７に転送するように構成する。 - 特許庁

The memory control means shifts to a power saving mode when there is no access from the main processor nor the communication processor, and shifts to an activated mode when a process that uses the communication interface of the communication processor is not executed only with the internal memory, allowing the communication processor to use the external memory.例文帳に追加

ここで、メモリ制御手段は、メインプロセッサと通信プロセッサとのいずれからもアクセスがない場合は省電力状態をとり、通信プロセッサの通信インタフェースを用いる処理が内部メモリの使用だけでは実行できない場合に、起動状態となり、通信プロセッサによる外部メモリの使用を可能にする。 - 特許庁