「memory structure」に関連した英語例文の一覧と使い方(25ページ目) - Weblio英語例文検索

In a split gate type memory cell utilizing a side wall structure with a silicided gate electrode, an isolated auxiliary pattern 22 is disposed adjacently to a selection gate electrode 12.例文帳に追加

サイドウォール構造を利用し、ゲート電極がシリサイド化されたスプリットゲート型メモリセルにおいて、選択ゲート電極１２に隣接して、孤立した補助パターン２２を配置する。 - 特許庁

When analyzing and displaying the hierarchical structure of the compressed music memory device 2, it displays the play list files as the folder stored in the folder where the play list files are stored.例文帳に追加

圧縮音楽記憶装置２の階層構造を解析して表示する際、プレイリストファイルを該ファイルが記録されているフォルダに格納されているフォルダとして表示する。 - 特許庁

To provide a semiconductor element capable of integrating an MFMIS structure having a lower electrode with an integrated circuit, a semiconductor sensor and a semiconductor memory element.例文帳に追加

下部電極を有するＭＦＭＩＳ構造と集積回路を一体化することができる半導体素子、半導体センサーおよび半導体記憶素子を提供する。 - 特許庁

When hot-hole injection is conducted in the nonvolatile semiconductor memory device of a split gate structure, the hot-hole injection is verified by using a crossing point that does not change with time.例文帳に追加

スプリットゲート構造の不揮発性半導体記憶装置において、ホットホール注入を行う場合、時間変化しない交点を用いて、ホットホール注入動作のベリファイを行う。 - 特許庁

A self-aligned nonvolatile memory structure, having a base of a phase change material containing chalcogenide, is formed together with a very small area on an integrated circuit.例文帳に追加

カルコゲナイドを含む相変化材料をベースにした自己整列した不揮発性メモリ構造は、集積回路上の非常に小さな区域と一緒に形成され得る。 - 特許庁

To increase the degree of integration of a structure wherein the potential of an upper electrode of a solid stack type dielectric memory is led out to a wiring layer, and to improve reliability.例文帳に追加

立体スタック型の誘電体メモリにおける上部電極の電位を配線層へ引き出す構造においてより集積度を上げ、尚且つ、信頼性を高くする。 - 特許庁

After storing all key items and positional information in the memory, an array of a structure 104 for sorting is sorted in ascending or descending order by a key value using a sort function 105.例文帳に追加

全キー項目と位置情報をメモリ内に格納した後、ソート関数１０５を用いてソート用構造体１０４の配列をキー値で昇順または降順にソートする。 - 特許庁

To provide a magnetic memory device wherein processing is eased and wiring is protected during manufacturing and that is provided with a highly reliable wiring structure, and to provide its manufacturing method.例文帳に追加

製造時に加工が容易かつ配線が保護されると共に、信頼性の高い配線構造を有する磁気メモリ装置及びその製造方法を提供すること。 - 特許庁

To provide a semiconductor memory with large capacity which uses a plurality of memories, holds compatibility of functions, is operated at low voltage and enables selection of bit structure of input/output data.例文帳に追加

複数のメモリを用い、機能の互換性を保ち且つ低電力で動作し、入出力データのビット構成の選択が可能な大容量の半導体メモリを提供する。 - 特許庁

This memory device comprises memory cells 20 provided with a first structure and a second structure being able to be in a storage state, a means for reconfiguring the memories between a first mode in which the storage states of the first and the second structure indicate respectively first and second data bits and a second mode in which the some data bit is indicated by combination of the storage states.例文帳に追加

メモリ装置であって、それぞれ、記憶状態が可能な第１の構造及び第２の構造を備える記憶セル（２０）と、前記第１及び第２の構造の前記記憶状態が、それぞれ、第１及び第２のデータ・ビットを表わす第１のモードと、前記記憶状態の組み合わせによって、あるデータ・ビットを表す第２のモードとの間で、前記メモリを再構成するための手段が含まれている、メモリ装置。 - 特許庁

In this memory storage system including a main memory and at least one memory device, a method to manage a permanent storage area includes a step to hold a header including the size of each block and allocation states in the permanent storage area for a plurality of blocks and a step to hold at least one data structure in the main memory to allocate the permanent storage area and to release the allocation.例文帳に追加

主メモリ及び少なくとも１つのディスク・メモリ装置を含むメモリ記憶システムにおいて、永続的記憶域を管理する方法が、複数のブロックに対して、各ブロックのブロック・サイズ及び割当て状況を含むヘッダを永続的記憶域内に保持するステップと、永続的記憶域を割当て及び割当て解除するために、主メモリ内に少なくとも１つのデータ構造を保持するステップとを含む。 - 特許庁

A memory device area 133 on a silicon board 101 is provided with a memory cell capacitor 135 comprising a lower electrode 126 of cylindrical structure, a capacitive insulating film 128, and an upper electrode 131, while a monitor device area 134 is provided with a monitor capacitor 136 comprising a lower electrode 127 of planar structure, the capacity insulating film 128, and an upper electrode 132.例文帳に追加

シリコン基板１０１のメモリ素子領域１３３には、円筒型構造である下部電極１２６、容量絶縁膜１２８、上部電極１３１からなるメモリセルキャパシタ１３５を設け、モニター素子領域１３４には、平面型構造である下部電極１２７、容量絶縁膜１２８、上部電極１３２からなるモニター用キャパシタ１３６を設けている。 - 特許庁

A processor 10 creates an RFID group structure which is a data structure of a structured RFID group by grouping a plurality of RFIDs stored in the memory 16 based on the read time and read locations and stores the RFID related information and the structured RFIDs into the memory 16 in association with each other.例文帳に追加

プロセッサ１０は、メモリ１６に記憶されている複数のＲＦＩＤを読み取り時間および読み取り場所を基準として分類することにより構造化したＲＦＩＤ集合のデータ構造体であって、ＲＦＩＤ関連情報がその構造化されたＲＦＩＤに対応づけて格納されたＲＦＩＤ集合構造体をメモリ１６内に生成する。 - 特許庁

A ReRAM according to the present embodiment includes: a memory part formed of a three-dimensional structure in which a plurality of memory structures are laminated; and a wiring region, for example, formed in a structure in which the coating type SiO_2 film, which fills in a wide space around an element, is segmented into small ones by a SiN film.例文帳に追加

上記課題を解決するために、例えば、本実施形態のＲｅＲＡＭは、メモリ部において、メモリ構造を複数積層してなる三次元構造が形成され、例えば、配線領域において、素子の周辺部の広い空間を充填している塗布型ＳｉＯ_２膜がＳｉＮ膜によって細かく分断されてなる構造に形成されている。 - 特許庁

A flash memory (500) has three layer structure (512) consisting of quick thermal oxide, germanium (Ge) nanocrystal (510) in silicon dioxide (SiO_2), and sputtered SiO_2 cap (516) and measurements of capacity vs voltage (C-V) shows memory hysteresis due to a Ge nanocrystal (510) in the central layer of the three layer structure (512).例文帳に追加

フラッシュメモリ（５００）は、急速熱酸化物と、二酸化シリコン（ＳｉＯ_2）におけるゲルマニウム（Ｇｅ）ナノ結晶（５１０）と、スパッタリングされたＳｉＯ_2キャップ（５１６）とからなる３層構造（５１２）を有し、容量対電圧（Ｃ−Ｖ）測定値により３層構造（５１２）の中央層のＧｅナノ結晶（５１０）によるメモリヒステリシスを有することで示される。 - 特許庁

A semiconductor device is equipped with a P-type silicon substrate 10 possessed of a memory region 4000, an N-type first well 11 located in the memory region 4000, and a P-type second well 12 located in the first well 11, where the source 16 and drain 14 of a nonvolatile memory transistor possessed of a split gate structure are located in the second well 12.例文帳に追加

半導体装置は、メモリ領域４０００を有するＰ型のシリコン基板１０と、メモリ領域４０００中に位置するＮ型の第１ウェル１１と、第１ウェル１１中に位置するＰ型の第２ウェル１２と、を備え、スプリットゲート構造を有する不揮発性メモリトランジスタのソース１６およびドレイン１４は、第２ウェル１２中に位置している。 - 特許庁

The current path set state of a plurality of transmission paths is recorded in a database, collective re-covering is applied to a memory with the same table structure as that of the database in order of the larger band of each transmission path set in the database so as to prevent a worm-eaten space from occurring in the memory, and contents of the memory are overwritten on the database to perform path setting.例文帳に追加

複数の伝送路の現在のパス設定状態をデータベースに記録し、該データベースに設定された各伝送路の帯域の大きな方から順に該データベースと同一テーブル構造のメモリへ該メモリに虫食い空き状態が生じないように集団的な張替を行い、該メモリの内容を該データベースに上書きしてパス設定を行う。 - 特許庁

To provide an epoch-making shape-memory alloy heat engine capable of increasing driving force with a simple structure, focusing on riding use, and without markedly enlarging a heater for heating a small pulley, and to provide a vehicle equipped with the shape-memory alloy heat engine.例文帳に追加

乗用に注目し、簡易な構成にして駆動力を増加させることができ、それでいて、小プーリを加熱するための加熱装置が大掛かりとならない画期的な形状記憶合金熱エンジン並びに形状記憶合金熱エンジンを用いた車両。 - 特許庁

To make a semiconductor device wherein a bipolar transistor and a non-volatile semiconductor memory are mounted in a mixed state on the same semiconductor substrate, into such a structure that ultraviolet rays are not radiated on the bipolar transistor while they are radiated on the non-volatile semiconductor memory.例文帳に追加

バイポーラトランジスタと、不揮発性半導体記憶素子とが同一の半導体基板にて混載された半導体装置において、不揮発性半導体記憶素子に対して紫外線が照射されたとき、バイポーラトランジスタに対しては紫外線が照射されない構造とする。 - 特許庁

A memory cell group in a ferroelectric memory employs a polarization transfer device structure having a configuration in which the ferroelectric thin films are sandwiched by a plurality of electrodes and the ferroelectric thin films are continuously unified to transfer a polarization signal in the ferroelectric thin films.例文帳に追加

したがって、不揮発性メモリとして集積度を高める際には強誘電体薄膜も小さな形状に裁断されることとなり、その結果、充分な特性や信頼性が得られず、微細化、高集積化には限界が生ずるという課題があった。 - 特許庁

The memory card is a memory card having a data structure for protecting the copyright of the content stored inside and is provided with an content area for storing the content, the content and the copy indicator associated with the decoding copyright of the content.例文帳に追加

メモリーカードは、内部に格納されているコンテンツの著作権を保護するためのデータ構造を有するメモリーカードであって、前記コンテンツを格納するためのコンテンツエリアと、前記コンテンツおよび当該コンテンツの解読著作権に対応付けられているコピーインジケータと、を備える。 - 特許庁

To actualize a nonvolatile semiconductor memory element having a cell structure of one layer of polysilicon which is manufactured using a standard CMOS process, and to provide a nonvolatile semiconductor memory device which is reduced in mounting area by efficient arrangement and improved in reliability of storage maintenance.例文帳に追加

標準ＣＭＯＳプロセスを用いて製造できる１層ポリシリコンのセル構造の半導体メモリ素子を実現すると共に、効率的な配置により実装面積を小さくし、記憶保持の信頼性を向上させた不揮発性半導体メモリ装置を提供する。 - 特許庁

In a non-volatile semiconductor storage device of a MONOS structure, a memory cell 42 for storing information, and a peripheral circuit 43 for writing and reading information to the memory cell 42, are formed in the surface region of a silicon substrate 41.例文帳に追加

ＭＯＮＯＳ構造の不揮発性半導体記憶装置では、シリコン基板４１の表面領域に、情報格納用のメモリセル部４２と、このメモリセル部４２に対して情報の書き込みや読み出しを行うための周辺回路部４３とが形成されている。 - 特許庁

This invention provides the memory structure provided with a first electrode (35); a second electrode (39); a third electrode (43); a control element (25) placed between the first and second electrodes; and a memory storage element (23) placed between the second and third electrodes.例文帳に追加

第１の電極（３５）と、第２の電極（３９）と、第３の電極（４３）と、第１および第２の電極の間に配置された制御素子（２５）と、第２および第３の電極の間に配置されたメモリ記憶素子（２３）とを備えるメモリ構造が提供される。 - 特許庁

To prevent charges accumulated in a charge accumulating area of a trap film of a MONOS-type (metal oxide nitride oxide silicon-type) to migrate, by only simply changing the structure of the MONOS-type flash memory, and to resolve a problem that the read margin of the memory reduces.例文帳に追加

ＭＯＮＯＳ型フラッシュメモリに関し、ＭＯＮＯＳ型フラッシュメモリの構造に簡単な改変を加えるのみで、トラップ膜の電荷蓄積領域に蓄積される電荷がマイグレーションすることを抑止し、メモリの読み出しマージン縮小の問題を解消しようとする。 - 特許庁

The multi-chip module comprises a first semiconductor chip on which a digital signal processing circuit is mounted; a second semiconductor chip constituting a dynamic random access memory; a third semiconductor chip constituting a nonvolatile memory; and a mounting substrate, all assembled into a stacked structure.例文帳に追加

デジタル信号処理回路が搭載された第１半導体チップと、ダイナミック型ランダム・アクセス・メモリを構成する第２半導体チップと、不揮発性メモリを構成する第３半導体チップと、搭載基板とを積層構造に組み立ててマルチチップモジュールを構成する。 - 特許庁

The NAND flash memory has a structure that a silicon nitride film 21 is formed as a spacer in the side wall of an interlayer insulating film 20 in a contact hole 8 between the gate electrodes 5, 5 of a memory cell region 2 and the contact hole 9 of a high voltage resistance transistor 6 in the peripheral circuit region 3.例文帳に追加

ＮＡＮＤフラッシュメモリで、メモリセル領域２のゲート電極５、５間のコンタクトホール８と周辺回路領域３の高耐圧トランジスタ６のコンタクトホール９とに、層間絶縁膜２０の側壁にスペーサとしてのシリコン窒化膜２１を形成する構成である。 - 特許庁

To provide a data compression device, a data decompression device, a data compression method, and a data decompression method which can compress/decompress data with simple structure and simple processing by using storage means such as a plurality of PEs, a memory controller unit and a line buffer memory.例文帳に追加

複数のＰＥとメモリコントローラ部とラインバッファメモリなどの記憶手段とを利用して簡単構成かつ単純な処理でデータを圧縮伸張することができるデータ圧縮装置、データ伸張装置およびデータ圧縮方法、データ伸張方法を提供する。 - 特許庁

To simplify structure of an information processor with a semiconductor memory control I/F and to realize the information processor at low cost by enabling use of the conventional signal line exclusive for a storage medium control I/F in common with the semiconductor memory control I/F.例文帳に追加

既存の記憶媒体制御Ｉ／Ｆ専用であった信号線を半導体メモリ制御Ｉ／Ｆと共用化させることにより、半導体メモリ制御Ｉ／Ｆをもった情報処理装置の構成を簡素化すると共に安価に実現することを可能にする。 - 特許庁

To provide a magnetic storage device wherein a clad structure can be easily and accurately formed so that a line of magnetic force is concentrated in the periphery of a bit line connected electrically with a memory element, especially the upper side thereof, and a memory can be reduced in size, and also to provide its manufacturing method.例文帳に追加

記憶素子と電気的に接続されたビット線の周囲、特にその上面に磁力線集中のためのクラッド構造を容易かつ精度良く形成でき、メモリ部のサイズの縮小も可能な磁気記憶装置と、その製造方法を提供すること。 - 特許庁

A transistor electrode is formed, where the transistor electrode has a polysilicon single-layer structure, extends a floating gate electrode 8 in an active region, reads the data of the semiconductor non-volatile memory, and is used as a write electrode for rewriting the data of the non-volatile memory and an erasure electrode.例文帳に追加

ポリシリコン１層構造で、活性領域にフローティングゲート電極８を延設し半導体不揮発メモリのデータを読み出すトランジスタ電極を形成し、トランジスタ電極を不揮発性メモリのデータを書き換える書込み電極と消去電極として用いる。 - 特許庁

To reduce a size of a whole memory by applying a plurality of sub-cell arrays to a cross point cell in hierarchical bit line structure provided with a main bit line and a sub-bit line, with respect to a nonvolatile memory apparatus utilizing serial diode cells.例文帳に追加

本発明は直列ダイオードセルを利用した不揮発性メモリ装置に関し、メインビットラインとサブビットラインを備える階層的ビットライン構造において複数個のサブセルアレイをクロスポイントセルに具現することにより、全体的なメモリのサイズを縮小することができるようにする。 - 特許庁

To provide a structure of semiconductor deice and its manufacturing method capable of suppressing defective contacting to a source/drain region of a memory cell transistor, without causing fluctuation in characteristics of a peripheral element, related to a logic semiconductor device mounted with a nonvolatile semiconductor memory.例文帳に追加

不揮発性半導体メモリを混載したロジック半導体装置に関し、周辺素子の特性変動等を生じることなく、メモリセルトランジスタのソース／ドレイン領域へのコンタクト不良を抑制する半導体装置の構造及びその製造方法を提供する。 - 特許庁

To provide: an ID chip, not requiring a dedicated circuit for generating authentication data, and capable of mounting non-duplicative inherent identification information on a semiconductor memory in advance by using a SRAM memory cell structure intact and of improving security; and a generation method of the ID chip.例文帳に追加

認証データ生成用の専用回路が不要で、ＳＲＡＭのメモリセル構造をそのまま用いて、複製不可能な固有の識別情報を半導体メモリに予め搭載でき、セキュリティの向上を図れるＩＤチップおよびその生成方法を提供する。 - 特許庁

Accordingly, since addressing is executed by a detecting method of the quantity of a reflecting light with scanning with a laser beam without using a transistor structure, a word-bit line is not required and thereby the non-volatile memory of highly recording density having a simple wiring structure is realized at low cost.例文帳に追加

従って、トランジスタ構造を用いず、レーザビームを走査して反射光光量を検出する方法でアドレスすることから、ワード・ビット線も不要のため、高記録密度の不揮発性メモリを極単純な配線構造で安価に実現する。 - 特許庁

In the production device, a CPU2 determines a performance data structure depending on musical characteristics for every section of the performance data, and determines the illumination pattern corresponding to the performance data structure out of a plurality of illumination patterns stored in the memory 6.例文帳に追加

この生成装置では、ＣＰＵ２が、演奏データの区間ごとの音楽的特徴により演奏データ構成を決定し、この演奏データ構成に対応する照明パターンをメモリ６に記憶されている複数の照明パターンの中から決定する。 - 特許庁

The nonvolatile semiconductor memory device is provided with a switching structure, and a resistive element (12) which is electrically connected to the switching structure and presents one reset resistance state and at least two set resistance states.例文帳に追加

本発明の不揮発性半導体メモリ素子は、スイッチング構造体と、前記スイッチング構造体と電気的に接続され、１つのリセット抵抗状態及び少なくとも２つ以上のセット抵抗状態を呈する抵抗体（１２）と、を備えることを特徴とする。 - 特許庁

The resistance-change memory includes: a laminated structure in which a lower electrode 14, an insulating film 15 and an upper electrode 16 are laminated; and resistance-change films 17 provided on the side surface of the laminated structure and configured to store information in accordance with an electric resistance change.例文帳に追加

抵抗変化メモリは、下部電極１４、絶縁膜１５、及び上部電極１６が積層された積層構造と、この積層構造の側面に設けられ、かつ電気抵抗の変化に応じて情報を記憶する抵抗変化膜１７とを含む。 - 特許庁

To provide a picture data integrating circuit where for the structure of pictures, the integration can be performed in both of a frame and a field, and the integration value after storage in a memory can be used without recourse to the structure of the pictures, and a picture data integrating method.例文帳に追加

本発明は、ピクチャの構造がフレーム、フィールドのどちらでも集積ができ、メモリ格納後の集積値をピクチャの構造によらず使用することができるピクチャデータ集積回路及びピクチャデータ集積方法を提供することを課題とする。 - 特許庁

When accessing the data inside the memory, the contents of the counter register and the counter value of the structure are verified, and the data inside the data cache area inside the structure or inside the data area specified by the pointer are accessed according to the verification results.例文帳に追加

記憶部内のデータをアクセスする時に、データアクセス時にカウンタレジスタの内容と構造体のカウンタ値を照合し、その照合結果に応じて、構造体内のデータキャッシュ領域又はポインタによって指定されるデータ領域内のデータにアクセスする。 - 特許庁

A nonvolatile memory cell includes: a semiconductor substrate 100; a charge trap structure 150 formed on the semiconductor substrate and including an insulating film and a plurality of carbon nano crystals embedded in the insulating film; and a gate 160 formed on the charge trap structure.例文帳に追加

半導体基板１００と、半導体基板上に形成され、絶縁膜および絶縁膜内に埋め込まれた複数の炭素ナノクリスタルを含む電荷トラップ構造物１５０と、電荷トラップ構造物上に形成されたゲート１６０と、を含む。 - 特許庁

To provide a semiconductor device forming a SRAM having a fin-like structure or the like into a micro structure that suppresses dispersion in dimensions, a method for manufacturing a semiconductor device that easily manufactures the semiconductor device, and a semiconductor memory device.例文帳に追加

フィン状の構造を有するＳＲＡＭ等を微細な構造にし、寸法的なばらつきを抑える半導体装置及びその半導体装置を容易に製造すること半導体装置の製造方法及び半導体記憶装置を提供する。 - 特許庁

LAYERED STRUCTURE WITH SILICON RICH DIELECTRIC LAYER CONTAINING SILICON NANO DOT, METHOD FOR MANUFACTURING THE SAME, AND SOLAR CELL CONTAINING LAYERED STRUCTURE WITH SILICON RICH DIELECTRIC LAYER CONTAINING SILICON NANO DOT, NON-VOLATILE MEMORY DEVICE, PHOTOSENSITIVE ELEMENT, AND METHOD FOR MANUFACTURING THE SAME例文帳に追加

シリコンナノドットを含むシリコンリッチ誘電体層を備える多層構造体及びその製造方法、並びにそのシリコンナノドットを含むシリコンリッチ誘電体層を備える多層構造体含む太陽電池、不揮発メモリ素子、感光素子とその製造方法 - 特許庁

For the capacitor structure of an integrated circuit, a nonvolatile memory cell 10 which has embodied on embedded capacitor structure 12 includes a metal oxide semiconductor(MOS) path transistor 14 made of a source region 16 and a drain region 18 made in a substrate 20, and a gate 22.例文帳に追加

埋め込みコンデンサ構造１２を具現化した不揮発性メモリ・セル１０には、基板２０に形成されたソース領域１６及びドレイン領域１８によって形成される金属酸化物半導体（ＭＯＳ）パス・トランジスタ１４と、ゲート２２も含まれている。 - 特許庁

To provide: a magnetoresistive element structure that prevents characteristic deterioration of a magnetoresistive element due to heat etc., generated by heating or current injection during element manufacture; a magnetic random access memory using the magnetoresistive element structure; and a spatial light modulator using the magnetoresistive element structure.例文帳に追加

素子作製時の加熱や、電流注入によって生じる熱等による磁気抵抗効果素子の特性劣化を防止することができる磁気抵抗効果素子構造体、この磁気抵抗効果素子構造体を用いた磁気ランダムアクセスメモリ、この磁気抵抗効果素子構造体を用いた空間光変調器を提供する。 - 特許庁