「memory structure」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

The method for manufacturing the memory device structure includes a step of forming a tunnel oxide layer, a silicon nitride layer and a silicon oxide layer.例文帳に追加

メモリーデバイス構造を製造する方法であって、この方法が、トンネル酸化物層、チッ化シリコン層、及び酸化シリコン層を形成するステップを具えている。 - 特許庁

This format includes a series of corresponding tags and values indicating the contents of an internal data structure in the memory of a router including the stored version of the configuration.例文帳に追加

このフォーマットは、構成の保存されたバージョンを含むルータのメモリの中の内部データ構造のコンテンツを表す一続きの対応するタグと値を含む。 - 特許庁

To provide a semiconductor memory device that can optimize the layout area by simplifying the circuit structure, and a data output buffer of the same device.例文帳に追加

回路構成を簡単化してレイアウト面積を最適化することができる半導体メモリ装置及びその装置のデータ出力バッファを提供する。 - 特許庁

The method of forming a gate structure of an integrated circuit memory device includes forming a metal oxide dielectric film 150 on an integrated circuit substrate 100.例文帳に追加

集積回路メモリ装置のゲート構造を形成する方法は、集積回路基板１００上に金属酸化物絶縁膜１５０を形成することを含む。 - 特許庁

A third polysilicon layer is then deposited over the high-k dielectric layer and patterned, using photoresist to form a flash memory gate structure.例文帳に追加

その後、第３のポリシリコン層は、ｈｉｇｈ−ｋ誘電体層の上に堆積され、フォトレジストを用いてパターニングされ、フラッシュメモリゲート構造が形成される。 - 特許庁

To provide a method for manufacturing a semiconductor memory device with a two-terminal structure, improving an ON/OFF ratio and manufacturable by a low temperature process.例文帳に追加

ＯＮ／ＯＦＦ比の向上を図り、さらに低温プロセスでの製造を可能にした２端子構造の半導体メモリ装置の製造方法を提供する。 - 特許庁

To provide a semiconductor device which has a thin-film BOX-SOI structure and can achieve high-speed operation of a logic circuit and stable operation of a memory circuit.例文帳に追加

薄膜ＢＯＸ−ＳＯＩ構造であり、ロジック回路の高速動作とメモリ回路の安定動作とを両立できる半導体装置を提供する。 - 特許庁

To obtain an epoxy resin composition not causing failure of current conduction of a semiconductor element in a semiconductor device having mainly a Lead On Chip(LOC) structure which is the main current of memory package.例文帳に追加

ＬＯＣ構造を有する半導体装置において、半導体素子の通電不良を起こさないエポキシ樹脂組成物を提供すること。 - 特許庁

To provide a fuse structure capable of shortening the length of a fuse circuit and improving an operational speed, and a semiconductor memory device using it.例文帳に追加

ヒューズ回路の長さを減らすことができ、かつ動作速度を向上させることができるヒューズ構造及びそれを利用した半導体メモリ装置を提供する。 - 特許庁

To provide a gate structure of a flash memory cell which has a multi-capacitor structure capable of increasing programming and erasing rates by an increase in the coupling ratio, a method of forming the same, and a method of forming the dielectrics film for the same.例文帳に追加

カップリング比の増加によるプログラム及び消去速度を増加させることができる、マルチキャパシタ構造を有するフラッシュメモリセルのゲート構造とその形成方法及び誘電体膜形成方法を提供すること。 - 特許庁

RESISTANCE-VARIABLE NONVOLATILE MEMORY, METHOD OF MANUFACTURING THE SAME, METHOD FOR RECORDING, METHOD FOR REPRODUCTION, METHOD FOR ERASURE, FINE STRUCTURE MADE OF RESISTANCE-VARIABLE MATERIAL, AND METHOD OF MANUFACTURING FINE STRUCTURE MADE OF RESISTANCE-VARIABLE MATERIAL例文帳に追加

抵抗変化型不揮発性メモリ、抵抗変化型不揮発性メモリの製造方法、記録方法、再生方法、消去方法、抵抗変化材料微細構造体および抵抗変化材料微細構造体の製造方法 - 特許庁

To provide a flash memory device having a multi-bank structure in which performance of elements can be improved by realizing effectively dual operation without increasing area in the multi-bank structure of two banks or more.例文帳に追加

２バンク以上のマルチバンク構成において面積を増加させなくてもデュアルオペレーションを効果的に実現することにより、素子の性能を向上させることが可能なマルチバンク構造のフラッシュメモリ装置を提供すること。 - 特許庁

A memory cell structure, without the need for a capacitor is formed of a laminated structure, composed of a metal 1/an insulation film 2/n-type silicon 3/an n-type delta doped layer 4/a non-doped buffer layer 5/a p-type delta doped layer 6/p-type silicon 7.例文帳に追加

キャパシタの不要なメモリセル構造を、金属１／絶縁膜２／ｎ型シリコン３／ｎ型デルタドープ層４／ノンドープバッファ層５／ｐ型デルタドープ層６／ｐ型シリコン７からなる積層構造によって形成する。 - 特許庁

The memory cell includes a stacked gate structure formed on the channel region, and first and second select gates formed on both sidewalls of the stacked gate structure on the channel region.例文帳に追加

前記メモリセルは前記チャンネル領域上に形成された積層ゲート構造及び前記チャンネル領域上に、そして前記積層ゲート構造の両側壁上に形成された第１及び第２選択ゲートを含む。 - 特許庁

This translation architecture includes a translation component that processes schema data (e.g., an XML schema) that includes a schema structure, validates the schema structure, and stores in memory a representation of the schema in a relational format.例文帳に追加

このアーキテクチャはスキーマ構造を含むスキーマデータ（例えばＸＭＬスキーマ）を処理し、スキーマ構造の有効性を確認し、さらにスキーマの表現をメモリ内にリレーショナル形式で保存する変換コンポーネントを備える。 - 特許庁

The AP server 12 comprises a memory 26, a data processing section 22 for commanding the DB server 14 to read data, and a data compression section 24 for converting the data transmitted from the DB server 14 into data of a tree structure including reference type data and storing it in the memory 26.例文帳に追加

APサーバ12は、メモリ26と、DBサーバ14に対しデータの読み出しを指令するデータ処理部22と、DBサーバ14から送信されたデータを参照型データを含む木構造のデータに変換し、メモリ26に格納するデータ圧縮部24を備える。 - 特許庁

To provide a nonvolatile semiconductor memory device having a virtual ground array structure such that writing to which B4-HE injection technology is applied can be performed by disabling writing to a non-selected memory cell adjacent to a selected cell.例文帳に追加

選択セル隣接する非選択のメモリセルに書き込みが行われないようにしてＢ４−ＨＥ注入技術を適用した書き込みができるようにしたヴァーチャル・グラウンド・アレイ構造の不揮発性記憶装置を提供する。 - 特許庁

To provide a multipage reading method for a NAND type flash memory device having a multiplane structure which can simultaneously read a cell connected to an even bit line and a memory cell connected to an odd bit line in one page.例文帳に追加

一つのページ内のイブンビットラインに接続されたセルとオッドビットラインに連結されたメモリセルとを同時に読み出しすることが可能な、マルチプレーン構造を有するＮＡＮＤ型フラッシュメモリ装置のマルチページ読み出し方法の提供。 - 特許庁

To provide a memory structure of a on-screen display device capable of changing a display parameter for every line in one and the same screen page, and optimizing the memory space according to the application.例文帳に追加

本発明の目的は、１つのそして同じスクリーンページ内で、行ごとに表示パラメータを変更可能で、応用に従ってメモリ空間を最適化できるオンスクリーンディスプレイ装置の新しい形式のメモリ構造を提供することである。 - 特許庁

To provide a portable terminal in which an insertion/extraction slot for a memory card such as a SIM card is provided on an outer surface of the portable terminal and the memory card can be inserted and extracted in a non-conductive state by a simple structure.例文帳に追加

ＳＩＭカード等のメモリカードの着脱口を携帯端末の外面に設けるとともに、簡易な構造により非通電状態でメモリカードの着脱を行うことのできる携帯端末を提供することを目的とする。 - 特許庁

The semiconductor memory device can therefore adjust the input/output bit structure by responding to the chip selection signal and selecting the unit memory chip formed on the same semiconductor substrate, and is easy for manufacturing a multi-chip package.例文帳に追加

したがって、半導体メモリ装置は同一の半導体基板上に形成される単位メモリチップをチップ選択信号に応答して選択することで入出力ビット構造を調節することができ、マルチチップパッケージの製造が容易である。 - 特許庁

Since a single wiring is required per a single memory cell row, an SRAM of T-type bit line structure is easily configured using the landscape-type memory cell MC, resulting in a smaller layout area and faster operation speed.例文帳に追加

１メモリセル行当り１本の配線を設ければよいので、横長型メモリセルＭＣを用いてＴ型ビット線構造のＳＲＡＭを容易に構成でき、レイアウト面積の縮小化と動作速度の高速化を図ることができる。 - 特許庁

To provide a programming method for a nonvolatile memory device including strings which have memory cells respectively formed vertically on a substrate with multi-layered structure while being respectively formed on intersecting areas of bit lines and string selection lines.例文帳に追加

本発明は、ビットラインとストリング選択ラインとの交差領域に各々形成され、各々が基板上に垂直に多層構造で形成されたメモリセルを有するストリングを含む不揮発性メモリ装置のプログラム方法を提供する。 - 特許庁

RECORDING METHOD FOR HIERARCHICAL BUFFER MEMORY AND HIERARCHICAL BUFFER MEMORY STRUCTURE AND DATA REPRODUCTION METHOD AND DEVICE THEREFOR AND VIDEO DATA EDITION SYSTEM AND COMPUTER READABLE RECORDING MEDIUM AND SYSTEM ON CHIP TYPE INTEGRATED DEVICE例文帳に追加

階層型バッファメモリの記録方法および階層型バッファメモリ構造およびデータ再生方法およびデータ再生装置およびビデオデータ編集システムおよびコンピュータ読み取り可能な記録媒体およびシステム・オン・チップ型集積装置 - 特許庁

To provide an operating system expressing hierarchical tree structure for maintaining affinity of the most efficient level and maintaining balanced processor and memory load and using software abstract concept of non-uniform memory access (NUMA) system.例文帳に追加

最も効率的なレベルの親和性を維持し、プロセッサおよびメモリ負荷の均衡化を維持する階層ツリー構造を表わす、非一様メモリアクセス（ＮＵＭＡ）システムのソフトウエア抽象概念を利用する、オペレーティング・システムを提供すること。 - 特許庁

In the accessary such as a necklace, this accessary connecting strand 1 is formed into a double structure by inserting a core wire 1a made of superelastic shape memory alloy into a tubular coil 1b formed by spirally and closely winding a wire made of superelastic shape memory alloy.例文帳に追加

装身具用連繋索１を、超弾性形状記憶合金製のワイヤを螺旋状に密巻き線加工したチューブ状のコイル１ｂ内に超弾性形状記憶合金製の芯線１ａを挿入した二重構造とする。 - 特許庁

The selective transistor has a double-layer gate electrode structure composed of a charge store electrode 2 and a control electrode 4, the unit array of memory transistors is connected to source lines 12 and bit lines 7 via the memory transistors.例文帳に追加

メモリトランジスタと選択トランジスタとは、電荷蓄積電極２及び制御電極４からなる２層ゲート電極構造を有し、選択トランジスタを介してメモリトランジスタの単位列をソース線１２及びビット線７に接続している。 - 特許庁

This configuration can provide a non-volatile memory with a simple structure and a high-performance electromechanical memory of low power consumption and a low cost and electric equipment employing the same which are conventionally difficult to be obtained.例文帳に追加

この構成により、簡易な構造で不揮発性メモリを実現することが可能となり、従来実現困難であった低消費電力、低コストの高性能電気機械メモリおよびそれを用いた電気機器が実現可能となる。 - 特許庁

To provide a semiconductor memory device which enables to construct a hierarchical input/output line structure regardless of the number of sub-arrays, to reduce a chip size, and to retain the continuity among a memory cell array, a bit line sense amplifier, and a column decoder.例文帳に追加

サブアレイの数に関係なく階層型入出力ライン構造を構成でき、チップサイズを小さくすることができ、しかもメモリセルアレイ、ビットラインセンス増幅器およびカラムデコーダの連続性を保持できる半導体メモリ装置を提供する。 - 特許庁

A data structure which is constructed in a local memory of the connection facility functioning part performing the main operation and normally finishes updation, mechanism information that is needed for inheritance and connection information with a CPU are transferred and stored in the memory 500.例文帳に追加

不揮発メモリには主稼動していた結合ファシリティ機能部のローカルメモリに構築されたデータ構造で正常に更新を終えたデータ構造と、引継ぎに必要な機構情報、ＣＰＵとの接続情報が転送されて格納される。 - 特許庁

To provide a structure, which can guarantee that the number of rewriting times for a nonvolatile memory dose not exceed a specified one within a product guarantee period for an electronic device and alleviate a burden on the CPU when transferring data to the nonvolatile memory.例文帳に追加

電子機器の製品保障期間内における不揮発性メモリの書き換え回数を超えないことを保証することが可能な構成とすると共に、不揮発メモリのデータの転送に際し、ＣＰＵへの負担を軽減する。 - 特許庁

To provide a code conversion apparatus that can attain code structure conversion while keeping the compatibility before and after the conversion and interpret part of a code stream with a small code amount by a small memory capacity or a limited memory capacity.例文帳に追加

変換前後において互換性は保ったまま符号構造変換が可能となり、少ないメモリ容量あるいは限られたメモリ容量で符号量の少ない一部のコードストリームを解釈する符号変換装置を提供する。 - 特許庁

To provide a Pachinko game machine having a structure presenting a game mode abundant in changes by visually emphasizing the display mode of a special pattern start memory number display device and/or a normal pattern start memory number display device.例文帳に追加

特別図柄始動記憶数表示装置及び／または普通図柄始動記憶数表示装置の表示態様を、視覚的に強調することにより、変化に富んだ遊技態様を演出する構成を備えたパチンコ遊技機を提供する。 - 特許庁

To provide a non-volatile semiconductor device which has trench isolation, has a structure accumulating a charge in a part, suppresses fluctuation of a memory characteristic near an end of trench isolation and has a stable memory characteristic.例文帳に追加

トレンチ分離を有し、局所に電荷を蓄積する構造の不揮発性半導体装置において、レンチ分離の端部近傍におけるメモリ特性の変動を抑制して、安定したメモリ特性を有する不揮発性半導体装置を実現する。 - 特許庁

A memory cell gate electrode interconnection is disposed in a bit line intersection region (TWSA), and gates for an access transistor of a memory cell are interconnected to each other, to form an intersection structure of a bit line, by using metal interconnections (MTFB, MTSB) of the upper layer.例文帳に追加

ビット線交差領域（ＴＷＳＡ）にメモリセルゲート電極配線を配置して、メモリセルのアクセストランジスタのゲートを相互接続し、ビット線の交差構造を、その上層のメタル配線（ＭＴＦＢ，ＭＴＳＢ）を用いて形成する。 - 特許庁

A memory cell structure for a memory device includes a read transistor 120 having a floating gate node FG, a tunneling capacitor 130 having a first programming terminal 160, and a coupling capacitor stack 200 having a second programming terminal 150.例文帳に追加

メモリデバイス用メモリセル構造は、フローティングゲートノードＦＧを有したリードトランジスタ１２０と、第１プログラミング端子１６０を有したトンネリングコンデンサ１３０と、第２プログラミング端子１５０を有したカップリングコンデンサスタック２００とを具備する。 - 特許庁

An initial access mechanism is forced to cause misarray memory access trouble (trap) by trying non- byte access mode memory access to an odd-numbered byte address, then the initial active use of the data structure or OOP object is detected.例文帳に追加

初期アクセス機構が、非バイトアクセスモードメモリアクセスを奇数バイトアドレスに試みることにより、誤配列メモリアクセス不具合（トラップ）を起こすよう強制されているので、データ構造体又はＯＯＰオブジェクトの最初のアクティブユーズが検出される。 - 特許庁

METHOD FOR GROWING OXIDE CRYSTAL, CERIUM OXIDE, PROMETHIUM OXIDE, OXIDE LAMINATED STRUCTURE, PRODUCTION OF FIELD EFFECT TRANSISTOR, FIELD EFFECT TRANSISTOR, PRODUCTION OF FERROELECTRIC NON-VOLATILE MEMORY AND FERROELECTRIC NON-VOLATILE MEMORY例文帳に追加

酸化物の結晶成長方法、セリウム酸化物、プロメチウム酸化物、酸化物積層構造、電界効果トランジスタの製造方法、電界効果トランジスタ、強誘電体不揮発性メモリの製造方法および強誘電体不揮発性メモリ - 特許庁

To provide an MONOS (Metal-Oxide-Nitride-Oxide-Semiconductor) type nonvolatile semiconductor memory device of a source side injection (SSI) method, in which a memory cell structure is simplified for easy manufacturing and the number of voltages applied at operation is reduced for easy control.例文帳に追加

ソースサイド注入（ＳＳＩ）方式のＭＯＮＯＳ（Metal-Oxide-Nitride-Oxide Semiconductor）型不揮発性半導体メモリ装置において、メモリセル構造を単純化して製造を容易にし、更に、動作時に印加する電圧の数を減らして制御を容易にする。 - 特許庁

To provide a memory cell and a storage device using the cell capable of operating at low voltage with a variable resistor element which consists of thin-film material having a perovskite structure (for example, PCMO) or the like, as a memory element and of being highly integrated.例文帳に追加

ペロブスカイト構造をもつ薄膜材料（例えばＰＣＭＯ）等からなる可変抵抗素子を記憶素子として低電圧で動作可能であり、且つ高集積が可能なメモリセル及び該メモリセルを用いた記憶装置を提供する。 - 特許庁

In the nonvolatile memory, having a cross-point memory structure or a three-dimensional structure, a metal oxide having variable electrical resistance is provided between opposing electrodes, and a field concentration portion is provided on the surface of at least one of the opposing electrodes touching the metal oxide.例文帳に追加

本発明の不揮発性メモリは、クロスポイントメモリ構造または三次元構造を有する不揮発性メモリであって、対向する電極間に電気抵抗値が変化する金属酸化物を設け、前記対向する両電極のうち少なくとも一方の電極の金属酸化物と接触する面に電界集中部を設けたものである。 - 特許庁

Without a separately added photolithographic process to form a floating gate and control gate for a one-time programmable memory element, a one-time programmable memory element can be embodied, using a capacitor manufacturing process with a polysilicon-dielectric film-polysilicon structure or metal-dielectric film-metal structure, as it is, which is used in the existing process.例文帳に追加

ワンタイムプログラムメモリ素子のフローティングゲートとコントロールゲートとを形成するための別途のフォトリソグラフィ工程の追加なしに、既工程で使われているポリシリコン−誘電膜−ポリシリコン構造または金属−誘電膜−金属構造のキャパシタ製造工程をそのまま利用してワンタイムプログラムメモリ素子を具現する。 - 特許庁

At an end in the row direction of a cell array of NAND cells in which selection gate transistors having a stacked gate structure are connected in series to a plurality of memory cell transistors having a stacked gate structure on a semiconductor substrate 30 of an NAND type flash memory, an STI region 20 is formed in the column direction, and dummy NAND cells are formed at an end portion in the row direction.例文帳に追加

NAND型フラッシュメモリの半導体基板30上に積層ゲート構造を有する複数のメモリセルトランジスタに直列に積層ゲート構造を有する選択ゲートトランジスタを接続したNANDセルのセルアレイの行方向端には列方向にSTI 領域20が形成され、行方向端部にダミー用NANDセルが形成されている。 - 特許庁

The organic ferroelectric memory 100 comprises a memory cell 114 of thin film transistor structure and a thin film transistor 112 for controlling the memory cell 114, wherein the memory cell 114 is formed above the thin film transistor 112 and includes an organic semiconductor layer 140, an organic ferroelectric layer 150, a gate electrode 160, a source electrode 120, and a drain electrode 122.例文帳に追加

本発明にかかる有機強誘電体メモリ１００は、薄膜トランジスタ構造のメモリセル１１４および当該メモリセル１１４を制御する薄膜トランジスタ１１２を有し、前記メモリセル１１４は、前記薄膜トランジスタ１１２の上方に形成され、かつ、有機半導体層１４０と、有機強誘電体層１５０と、ゲート電極１６０と、ソース電極１２０と、ドレイン電極１２２とを含む。 - 特許庁

The semiconductor memory device comprises a memory cell array 1 provided on a semiconductor substrate, a gate insulating film 13 provided on the semiconductor substrate having a deeper recess structure 15 near only the central part in comparison with the semiconductor substrate having the memory cell array provided thereon, a gate electrode 12 provided on the gate insulating film, and a select transistor ST2 for selecting the memory cell array.例文帳に追加

半導体記憶装置は、半導体基板上に設けられたメモリセル列１と、前記メモリセル列が設けられた半導体基板よりも中央近傍のみが低いリセス構造１５を有する半導体基板上に設けられたゲート絶縁膜１３と、前記ゲート絶縁膜上に設けられたゲート電極１２とを備え、前記メモリセル列を選択する選択トランジスタＳＴ２とを具備する。 - 特許庁