「memory-access」に関連した英語例文の一覧と使い方(101ページ目) - Weblio英語例文検索

To attain parallel memory access from each function processing module while reducing built-in memories to be mounted by sharing built-in memories even in a case that the bit widths of built-in memories to be used by a plurality of function processing modules are varied.例文帳に追加

複数の機能処理モジュールが使用する内蔵メモリのビット幅が異なる場合でも、内蔵メモリを共有することで実装する内蔵メモリを削減し、各機能処理モジュールからのメモリアクセスを並列に実現する。 - 特許庁

To more hasten the discharge start timing of unwanted charges to speed up the access time in a semiconductor memory which reads data with a voltage applied to bit lines while unwanted charges accumulated on the bit lines, etc., are discharged.例文帳に追加

ビット線等に蓄積された不要電荷を放電してからビット線に電圧を印加してデータを読み出す半導体メモリ装置において、不要電荷の放電開始タイミングをより早くし、アクセス時間の高速化を図る。 - 特許庁

When the print job is the object to be accumulated, the apparatus accumulates the print job temporarily in a memory without starting printing, and creates and sends a URL, uniquely assigned to the print job to access a Web server included in the apparatus itself, to the external apparatus which has transmitted the print job.例文帳に追加

そして、画像形成装置は、印刷ジョブを送信した外部装置に対して、自装置が備えるウェブサーバへアクセスするための当該印刷ジョブに固有に割り当てられるＵＲＬを作成して送信する。 - 特許庁

This PLC performs parallel processing of the decision of processing of a leading code, the generation of decision data of a received data sum check code and the generation of a sum check code during DMA(direct memory access) transfer by respective logic circuits 106, 110 and 114.例文帳に追加

先頭コードの判定処理、受信データのサムチェックコードの判定データの生成、サムチェックコードの生成を、それぞれ論理回路１０６、１１０、１１４により、ＤＭＡ転送中に並列処理で行う。 - 特許庁

As its result, power consumption can be reduced because the useless leakage current flowing into the memory cell, not chosen as the access object, can be reduced compared with the conventional circuit which precharges all the bit line pairs at the supply voltage across the board.例文帳に追加

その結果、全てのビット線対を一律に電源電圧にプリチャージする従来の回路と比較して、非アクセス対象のメモリセルに流れる無駄なリーク電流を減らせるため、消費電力を削減できる。 - 特許庁

To provide an address outputting device capable of maintaining upper level compatibility of software before/after memory expansion without requiring any change of an architecture of a CPU and sequentially making access to a divided RAM area.例文帳に追加

ＣＰＵのアーキテクチャを変更する必要がなく、メモリ拡張前後でソフトウェアの上位互換性を保ち、かつ、分離されたＲＡＭ領域に対して連続アクセスを行うことができるアドレス出力装置を提供する。 - 特許庁

As the result, synthesis of source image data is divided into processing at the time of picture composition and that at the time of output to a monitor, and the frequency in memory access for write of the other source image data to a plotting area is reduced.例文帳に追加

この結果、本願発明では、ソース画像データの合成を、画像合成時と、モニタへ出力する時点とで分割し、他のソース画像データの描画領域への書き込みのメモリアクセスを削減している。 - 特許庁

To provide a flash memory system that cannot only streamline data writing but also suppress an increase in access time even when data entries are increased, and an electronic apparatus and a portable terminal device having the same.例文帳に追加

効率よくデータの書き込みを行うことができることはもとより、データエントリ数が多くなっても、アクセス時間の増大を抑止できるフラッシュメモリシステム、電子機器、およびそれを備えた携帯端末装置を提供する。 - 特許庁

Consequently, when an application program is executed to access a memory, address comparison is performed in an address tag area 10 which manages only its area, and a cache block area 11 for user management area is accessed in the case of hit.例文帳に追加

したがって、アプリケーションプログラムを実行させ、メモリアクセスする時には、その領域のみを管理するアドレスタグ領域１０でアドレスが比較されヒットしていればユーザー管理領域用キャッシュブロック領域１１へアクセスする。 - 特許庁

Comparison logic monitors the window 34 of the queue 30 and selects one or plural queue elements 32 to be sent to the element 20 representing a memory access request that is not sent to the element 20 yet.例文帳に追加

比較論理が、この待ち行列のウィンドウを監視し、データ記憶要素にまだ送られていないメモリ・アクセス要求を表すデータ記憶要素へ送るための１つまたは複数の待ち行列要素を選択する。 - 特許庁

The memory device 100 decides whether the received password PSW matches a password PSW in a secure region 100a, and sets an access control part 103, in a write-in validating state when the both passwords PSW match.例文帳に追加

メモリ装置１００は、受信したパスワードＰＳＷがセキュア領域１００ａ内のパスワードＰＳＷと一致するかを判定し、両者が一致する場合にアクセス制御部１０３を書込み可能な状態に設定する。 - 特許庁

To reduce the cost by dispensing with complicated hardware by providing a direct memory access (DMA) auxiliary processor in a system for transmitting a display data of a medium scale liquid crystal display (LCD) through a CPU interface.例文帳に追加

中規模ＬＣＤの表示データをＣＰＵインターフェースで転送するシステムにおいて、ＣＰＵによる転送を行なうとシステムに大きな負荷がかかり、自動転送による転送を行なうと複雑なハードウエアが必要となる。 - 特許庁

The radio communication terminal includes a radio communication part 11 which performs the radio communication with a household electrical appliance 2 and a control part 15 which suppresses memory access for picture drawing to a display part in the case of performing the radio communication by the radio communication part 11.例文帳に追加

家電機器２と無線通信を行う無線通信部１１と、前記無線通信部１１により無線通信を行う時に表示部への画面描画のためのメモリアクセスを抑制する制御部１５とを有する。 - 特許庁

A cache controller is provided with a way control part correspondingly to each way of a cache memory, and each way control part is provided with an access cycle storage part 151, a count value storage part 152 and a counter part 153 correspondingly to each entry in the way.例文帳に追加

キャッシュメモリのウェイ毎に対応してウェイ制御部を設け、各ウェイ制御部には、ウェイ内の各エントリに対応してアクセスサイクル数保持部１５１、カウント値保持部１５２及びカウンタ部１５３を設ける。 - 特許庁

This magnetic random access memory system is provided with tunnel magnetic resistance elements 10, word lines WL1 to WLn, bit lines BL1 to BLm, a writing driver and a writing circuit 52 that can simultaneously select all writing drivers.例文帳に追加

磁気ランダムアクセスメモリシステムは、トンネル磁気抵抗素子１０、ワード線ＷＬ１〜ＷＬｎ、ビット線ＢＬ１〜ＢＬｍ、書き込みドライバ、及び全ての書き込みドライバを同時に選択状態にできる書き込み回路５２を備えている。 - 特許庁

A direct memory access controller 110 includes: a control circuit 111; a DMAC (a first DMA controller) 116; a selector 117; a buffer (a storage means) 118; and a DMAC (a second DMA controller) 119.例文帳に追加

ダイレクトメモリアクセス制御装置１１０は、制御回路１１１、ＤＭＡＣ（第１のＤＭＡコントローラ）１１６、セレクタ１１７、バッファ（記憶手段）１１８、ＤＭＡＣ（第２のＤＭＡコントローラ）１１９を備えて構成されている。 - 特許庁

To attain the continuation of a service by preventing the interruption of communication processing by making the most accurate response according to an error situation at the time of performing access to a duplexed shared memory means.例文帳に追加

２重化された共有メモリ手段へのアクセス時のエラー状況に応じて、最も的確な応答することによって通信処理の中断を極力回避し、サービスの継続を可能とするメモリ２重化装置を提供する。 - 特許庁

When a nonsequential access pattern is detected, on the other hand, the number of segments of the buffer 106 is increased and the buffer memory constitution is altered so that the data reuse efficiency in the buffer becomes large, thereby increasing the processing efficiency of data.例文帳に追加

一方、非順次アクセスパターンを検出すると、バッファのセグメント数を増やし、バッファ内のデータ再利用効率が高くなるようにバッファメモリ構成を変更することにより、データの処理効率を上げることが可能となる。 - 特許庁

To provide a network system facilitating access of a programmable display (PT) to an arbitrary memory area of PLCs by simplifying a network configuration including the PT and PLCs and accelerating data transmission/ reception.例文帳に追加

プログラマブル表示器（ＰＴ）とＰＬＣを含むネットワーク構成の簡略化，データ送受の高速化を図り、ＰＴがＰＬＣの任意のメモリ領域に対してアクセスすることを簡単に行えるネットワークシステムを提供すること - 特許庁

If the line number of the read access from the image processing IP is within the ranges of the number of the highest line that can be accessed and the number of the lowest line that can be accessed, the image processing IP accesses the built-in memory 5.例文帳に追加

画像処理ＩＰからのリードアクセスのライン番号が、アクセス可能上限ライン番号、およびアクセス可能下限ライン番号の範囲に入っていれば、画像処理ＩＰは、内蔵メモリ５に対しアクセスを行う。 - 特許庁

The processor 806 periodically reads the 2-port random access memory 802 and further corrects the corrected sequence included in additional waveform data gathered by a detector 808 so that the waveform data are reflected.例文帳に追加

プロセッサ８０６は、２ポート・ランダム・アクセス・メモリ８０２を周期的に読み出し、検出器８０８によって集められた付加的な波形データを反映するよう、そこに含まれている修正されたシーケンスを更に修正する。 - 特許庁

A method for solving the address competition and access priority ordering to resources in a shared memory system comprises the dynamic generation of a list where requests to the individual resources to be contested are put in correct order.例文帳に追加

共用メモリ・システム内のアドレス競合および資源へのアクセスの優先順位付けを解決するための方法は、争奪される各資源に対する要求の順序付けられたリストを動的に作成することを含む。 - 特許庁

The semiconductor integrated circuit device comprises an RAM circuit divided into a plurality of RAM (random access memory) circuit blocks (RAM1-RAMn), and an internal power supply circuit (10).例文帳に追加

本発明の半導体集積回路装置は、複数のＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）回路ブロック（ＲＡＭ１〜ＲＡＭｎ）に分割されたＲＡＭ回路と、内部電源回路（１０）と、を具備している。 - 特許庁

To prevent access for a defective block without performing complex file control and to output successively data succeeding to data corresponding to a specified address by only toggle operation of read-enable, in a NAND type flash memory.例文帳に追加

ＮＡＮＤ型フラッシュメモリにおいて、複雑なファイル管理をおこなわなくても、欠陥ブロックへのアクセスを回避し、リードイネーブルのトグル動作だけで、指定アドレスに対応するデータ以降のデータを順次出力させること。 - 特許庁

The learning system uses personal digital assistants capable of utilizing the Internet access and an electronic communication function, and exactly stores useful information for the learning in a memory, and is able to effectively use the information.例文帳に追加

インターネットアクセスおよび電子コミュニケーション機能が利用可能な携帯情報端末を利用し、学習に有用な情報を記憶に確実に蓄積し、それを有効に利用することができるようにしたものである。 - 特許庁

An input image is divided into bands, input image data divided into the bands is stored in a buffer in the vertical scanning direction per memory access and the input image data stored in the buffer is read in the vertical scanning direction per pixel.例文帳に追加

入力画像をバンド分割し、そのバンド分割された入力画像データをメモリアクセス単位で副走査方向にバッファに格納し、バッファに格納された入力画像データを画素単位で副走査方向に読み出す。 - 特許庁

The magnetic random access memory includes a transistor which has a gate electrode 11a located above a surface of a substrate 1 and a first and second impurity diffusion regions 13a, 12 interposing a channel region below the gate electrode between them.例文帳に追加

磁気ランダムアクセスメモリは、基板１の表面の上方に設けられたゲート電極１１ａと、ゲート電極の下方のチャネル領域を挟む第１、第２不純物拡散領域１３ａ、１２とを有するトランジスタを含む。 - 特許庁

The multiprocessor system comprises: the plurality of cache memories corresponding to the plurality of processor cores, respectively; and a direct memory access control means for directly controlling data transfer between the plurality of cache memories.例文帳に追加

本発明のマルチプロセッサシステムは、複数のプロセッサコアにそれぞれ対応する複数のキャッシュメモリと、その複数のキャッシュメモリ相互間での直接データ転送を制御する直接メモリアクセス制御手段とを備える。 - 特許庁

A semiconductor memory device includes a refresh synchronous circuit 120 provided between a refresh request circuit 140 and a command decoder 110 and deactivating refresh request if an external access request is output from the command decoder 110.例文帳に追加

半導体記憶装置は、リフレッシュ要求回路140とコマンドデコーダ110との間に設けられ、コマンドデコーダ110から外部アクセス要求が出力されている際にはリフレッシュ要求を非活性にするリフレッシュ同期回路120を備える。 - 特許庁

To reduce the number of times of memory access required for the frequency de-interleave and the time de-interleave in a demodulator for demodulating a partially received signal transmitted with an orthogonal frequency division multiplex system.例文帳に追加

直交周波数分割多重方式で伝送された部分受信信号を復調するための復調装置において、周波数デインターリーブおよび時間デインターリーブに必要とされるメモリアクセス回数を削減する。 - 特許庁

This refreshing method is for a dynamic random access memory (DRAM) 3 provided in the microcontroller 1, and the DRAM 3 is refreshed during the preset standby time Tw of a microprocessor 2 controlling the microcontroller 1.例文帳に追加

マイクロコントローラ１内に設置されるダイナミックランダムアクセスメモリ（ＤＲＡＭ）３のリフレッシュ方法であって，ＤＲＡＭ３は，マイクロコントローラ１を制御するマイクロプロセッサ２の予め設定された待機時間Ｔｗ中にリフレッシュされる。 - 特許庁

To define a command for partial output and partial rewrite of a file on a camcorder using a random access memory medium and to obtain only header data from a controller such as a personal computer and rewrite thumbnail data.例文帳に追加

ランダムアクセス可能なメモリ媒体を使用したカムコーダにファイルの部分出力、部分書き換え用コマンドを定義してＰＣ等のコントローラからヘッダデータのみの取得やサムネールデータの書き換えなどを行えるようにする。 - 特許庁

To provide a semiconductor integrated circuit, in which the degree of freedom of the interface of a DRAM(dynamic random access memory) is improved, by optimizing the area and the consumption power of the DRAM to a necessary minimum limit, according to the power source specification of the integrated circuit.例文帳に追加

ＤＲＡＭの面積と消費電力とを本半導体集積回路の電源仕様に応じて必要最小限に最適化しＤＲＡＭのインターフェースの自由度を増大させた半導体集積回路を提供する。 - 特許庁

A microprocessor 42 of a memory control device 40 can receive an input of N_Port_Name information capable of clearly identifying the host devices 10, 20 and 30, and an input of information as to which LU each host device can access.例文帳に追加

上位装置１０、２０、３０を一意に識別できるＮ＿Ｐｏｒｔ＿Ｎａｍｅ情報及び各上位装置がどのＬＵにアクセス可能であるかの情報の入力を、記憶制御装置４０のマイクロプロセッサ４２は受ける事ができる。 - 特許庁

A data control part records a series of control parameters in a predetermined period having preset acquisition conditions among the time-series control parameters recorded in the random access memory 8 in a data recording part 9.例文帳に追加

そして、データ制御部は、ランダムアクセスメモリ８に記録された時系列的な制御パラメータのうち、予め設定された取得条件を具備する所定の期間における一連の制御パラメータを、データ記録部９に記録する。 - 特許庁

A magnetic random access memory according to an embodiment has a magnetic resistance effect element, on which a first magnetic layer, a first interface magnetic layer, a non-magnetic layer, a second interface magnetic layer, and a second magnetic layer are sequentially laminated.例文帳に追加

実施形態に係る磁気ランダムアクセスメモリは、第１の磁性層、第１の界面磁性層、非磁性層、第２の界面磁性層、及び第２の磁性層が順に積層された磁気抵抗効果素子を有する。 - 特許庁

The cell units CU0, CU1 have configurations similar to that of a memory cell, and each include a tunnel magnetic resistance element and an access transistor ATR coupled in series between a bit line BL and a ground voltage Vss.例文帳に追加

各セルユニットＣＵ０，ＣＵ１は、メモリセルと同様の構成を有し、ビット線ＢＬと接地電圧Ｖｓｓとの間に直列に結合された、トンネル磁気抵抗素子ＴＭＲおよびアクセストランジスタＡＴＲを有する。 - 特許庁

An e-mail instruction executing part 14 included in a memory access part 11 of the control part 2 executes read/write processing of memories 3 and 23 of the PLC 20 and the communication module 1 on the basis of information included in an accessed e-mail.例文帳に追加

制御部２のメモリアクセス部１１に含まれる電子メール指示実行部１４は、アクセスされた電子メールに含まれる情報に基づいて、ＰＬＣ２０や通信モジュール１のメモリ３，２３の読み書き処理を実行する。 - 特許庁

Upon receiving that command 111, the command control section 120 in a carriage side control section 102 generates an access signal 122 including an address for reading out information being specified by that command 111 from the memory block 131.例文帳に追加

キャリッジ側制御部１０２のコマンド制御部１２０は、このコマンド１１１を受け取ると、該コマンド１１１によって指定される情報をメモリブロック１３１から読み出すためのアドレスを含むアクセス信号１２２を生成する。 - 特許庁

To provide a nonvolatile memory device in which the number of parts of a toggle cell is reduced and integration degree is improved by sharing an access transistor with a plurality of magnetoresistive element(thin film magnetic material) in the toggle cell.例文帳に追加

トグルセルに関して、複数の磁気抵抗素子（薄膜磁性体）に対してアクセストランジスタを共有することによりトグルセルの部品点数を削減して集積度を向上させた不揮発性記憶装置を提供する。 - 特許庁

The device is the semiconductor memory device constituted by arranging NAND strings in which a plurality of electrically rewritable non-volatile memory cells are connected in series, the device has a first data region and a second data region which has smaller capacity than that of the first data region and achieves high speed random access.例文帳に追加

複数の電気的書き換え可能な不揮発性メモリセルが直列接続されたＮＡＮＤストリングを配列して構成される半導体記憶装置であって、第１のデータ領域と、前記第１のデータ領域に比べて小容量でかつ高速のランダムアクセスが可能な第２のデータ領域とを有する。 - 特許庁

In this parallel computer system, a network control unit (PNU) 4, that a certain arithmetic processor 10 (11, 12 or 13) has, accesses the main storage device by operating an output port while adding memory configuration information, which is held by the PNU 4, to a PNU routing address, which is one part of memory access addresses, for determining the output port.例文帳に追加

並列計算機システムにおいて、ある演算処理装置１０（１１、１２、１３）が持つ網制御装置（ＰＮＵ）４は、メモリアクセスアドレスの一部であり、出力ポートを決定するためのＰＮＵルーティングアドレスに、ＰＮＵ４が保持しているメモリ構成情報を付加して出力ポートを操作し、主記憶装置をアクセスする。 - 特許庁

Furthermore, an invalidation bit (101) is set, all the pieces of data in the memory in the specific address area are invalidated, whether or not an address area at a transfer destination is included in the set address area in the case of DMA(direct memory access) transfer is detected by an inclusion detecting circuit (108) and the invalidation bit is forcibly set according to its result.例文帳に追加

さらに、無効化ビット（１０１）を設定して、この特定アドレス領域内のメモリ内のデータをすべて無効化し、またＤＭＡ転送時において、転送先アドレス領域をこの設定アドレス領域に含まれるか否かを包含検出回路（１０８）で検出し、その結果に従って無効化ビットを強制的にセットする。 - 特許庁

An operational mode setting part 128 is set in a read-only mode in which writes to a nonvolatile memory 130 are disabled when an upper limit M of formatting related to the guaranteed number of rewrites to the nonvolatile memory 130 for which the number of formatting from the access device 100 is predetermined is reached and no deleted block remains.例文帳に追加

動作モード設定部１２８は、アクセス装置１００からのフォーマット回数があらかじめ決められた不揮発性メモリ１３０の書換保証回数に係るフォーマット上限回数Ｍに達し、消去済みブロックがなくなった時点で不揮発性メモリ１３０への書き込みを禁止するリードオンリモードに設定する。 - 特許庁

To provide a signal processor capable of reducing unnecessary access waiting time without requiring great reform of architecture or increase in a circuit scale or in a memory cell area for improving signal processing performance when a work memory is shared in the signal processor.例文帳に追加

本発明は、信号処理装置におけるワークメモリの共用に際して、アーキテクチャの大幅な見直しや回路規模或いはメモリセル面積の増大等を招くことなく、不要なアクセス待機時間を低減し、信号処理のパフォーマンスを向上することが可能な信号処理装置を提供することを目的とする。 - 特許庁