「memory-access」に関連した英語例文の一覧と使い方(103ページ目) - Weblio英語例文検索

To provide a data transfer control device, in which a CPU accesses a memory on a bus with access conflicts for read/write at high speed in an arbitrary timing of the CPU without increasing load of the CPU.例文帳に追加

本発明は、ＣＰＵの負荷を増加させることなく、ＣＰＵの任意のタイミングで高速にアクセス競合の発生するバス上のメモリに対してＣＰＵがリード/ライトアクセスすることができるデータ転送制御装置を提供する。 - 特許庁

When an emergent access request is generated from another bus master 32 during the transfer of data from a storage device 30 to a cache memory 10 due to a cache miss caused by a reading request from a certain bus master 32, the data transfer is interrupted.例文帳に追加

バスマスタ３２からの読み出し要求によるキャッシュミスにより記憶装置３０からキャッシュメモリ１０にデータ転送中に、他のバスマスタ３２から緊急を要するアクセス要求が発生すると、データ転送を中断する。 - 特許庁

By setting an optimum destination register in accordance with the number of nodes 323 to be added and the capacity/transfer speed of memories, the throughput of memory access of respective nodes can be uniformed at high flexibility.例文帳に追加

これにより、増設するＮｏｄｅ３２３の数やメモリの容量／転送速度によって、最適な宛先レジスタの設定にすることによって、柔軟性が高くかつ各Ｎｏｄｅのメモリアクセスのスループットを均等にすることができる。 - 特許庁

The processor (212) requires the host processing device (102) conditional access to data storable in the memory (214) as well as the management of files stored by the personal key, and provides computation functionality that is performed based on the data in the files.例文帳に追加

プロセッサ（２１２）は、メモリ（２１４）に格納可能なデータへのホスト処理デバイス（１０２）条件付アクセスおよびパーソナルキーで格納されるファイルを管理するように要求し、ファイルのデータに基いて実行される計算機能性を提供する。 - 特許庁

A command generation part decomposes one vector transfer instruction into instructions different in address and sends them to an address generation part 3, and decides here whether some of the decomposed requests have access to the same memory address.例文帳に追加

コマンド生成部は１つのベクトル転送命令をアドレスの異なる複数の命令に分解してアドレス生成部３に送出するが、この際分解されたリクエスト同士で同一のメモリアドレスに対するアクセスが存在するか判別する。 - 特許庁

To provide a clamp circuit capable of reducing the read access time, minimizing the current loss and generating a stable word line voltage at the time of a data read operation of the memory cell of a semiconductor element, and a booster circuit using it.例文帳に追加

半導体素子のメモリセルのデータ読出動作時、読出アクセスタイムを減らし、電流損失を最小化し、安定したワードライン電圧を生成することが可能なクランプ回路及びこれを用いたブースト回路を提供すること。 - 特許庁

To shorten access time with instruction fetch to a main memory in condition branching instruction execution time without providing a complicated branch predicting mechanism in a CPU.例文帳に追加

本発明は、ＣＰＵに複雑な分岐予測機構を設けることなく条件分岐命令実行時間のメインメモリに対する命令フェッチに伴うアクセス時間の短縮を図るマイクロコンピュータおよびキャッシュ制御方法を提供することを課題とする。 - 特許庁

In normal data reading, one of word lines WL0, WL1,... is selected and one of dummy word lines DWL0, DWL1 is selected, and data is read by a selected normal memory cell 20 and access to a reference cell 21.例文帳に追加

通常のデータ読出では、ワード線ＷＬ０、ＷＬ１，…のうちの１本とダミーワード線ＤＷＬ０，ＤＷＬ１の一方とが選択されて、選択された正規メモリセル２０およびリファレンスセル２１へのアクセスによってデータを読出す。 - 特許庁

To provide an image processing apparatus, capable of suppressing even the increase in a required memory capacity, without causing marked deterioration in access efficiency to a DRAM, even if the skew angle becomes large, and to provide an inclination correction method and a program.例文帳に追加

スキュー角度が大きくなっても、ＤＲＡＭへのアクセス効率の著しい低下をさせずに、必要メモリ容量の増加も抑制することができる画像処理装置、傾き補正方法、および、プログラムを提供することを課題とする。 - 特許庁

A magnetic random access memory includes a magnetic recording layer 10 which is a ferromagnetic layer having vertical magnetic anisotropy, a pin layer 30, and a non-magnetic tunnel barrier layer 32 provided between the magnetic recording layer 10 and the pin layer 30.例文帳に追加

本発明の磁気ランダムアクセスメモリは、垂直磁気異方性をもつ強磁性層である磁気記録層１０と、ピン層３０と、磁気記録層１０とピン層３０との間に設けられた非磁性のトンネルバリア層３２とを具備する。 - 特許庁

A command reading instruction transmitting part 102 publishes to a memory access control section 20 a command reading instruction 105 which set a forwarding size and a storage address about each of the arranged context command set 111 and the object command set 121.例文帳に追加

コマンド読取命令送信部１０２は、配置したコンテキスト・コマンドセット１１１及びオブジェクト・コマンドセット１２１それぞれについての転送サイズ及び格納先アドレスをセットしたコマンド読取命令１０５をメモリアクセス制御部２０に発行する。 - 特許庁

The IC includes a dynamic random access memory (DRAM) for storing at least one of graphic pixel data and video pixel data, and a pixel data unit (PDU) for processing the pixel data, integrated in the same integrated circuit (IC) chip as the DRAM.例文帳に追加

グラフィック画素データとビデオ画素データの少なくとも１つを記憶するダイナミックランダムアクセスメモリ（ＤＲＡＭ）と、画素データを処理するための画素データユニット（ＰＤＵ）とから構成され、ＤＲＡＭと同じ集積回路（ＩＣ）チップに集積される。 - 特許庁

A write operation using address information of the second bus by a direct memory access control unit is detected by a coincidence result of the second comparator and a set condition of a first register and is transmitted to a data processing unit.例文帳に追加

上記第２コンパレータの一致結果と第１レジスタの設定条件により上記ダイレクトメモリアクセス制御ユニットによる上記第２バスのアドレス情報を用いた書込動作みを検知して上記データ処理ユニットに伝える。 - 特許庁

This electronic page for Internet access is provided with the RFID tag 3 at a part where the homepage address 2 of the printed matter is placed and characterized that the homepage address is recorded in a memory of the RFID tag.例文帳に追加

本発明のインターネットアクセス用電子ページは、出版物のホームページアドレス２が掲載された部分にＲＦＩＤタグ３を有するページであって、当該ＲＦＩＤタグのメモリーには該ホームページアドレスが記録されていることを特徴とする。 - 特許庁

At receiving an access from a client device 4, a server part 31 installed in the graphic control panel 12 transmits the editor data of the editor data memory 25 and an applet for forming the HMI ran-time part in the client device 4.例文帳に追加

当該グラフィック操作パネル１２に設けられたサーバ部３１は、クライアント装置４からのアクセスを受けると、上記エディタデータメモリ２５のエディタデータと、ＨＭＩランタイム部をクライアント装置４に形成するためのアプレットとを送信する。 - 特許庁

The image processor extracts the image data processed by the image processing units from the processed commands output from the image processing units, and transfers the extracted image data to a second address space by direct memory access.例文帳に追加

また、画像処理装置は、画像処理部から出力された処理済のコマンドからその画像処理部によって処理された画像データを抽出し、抽出した画像データをダイレクトメモリアクセスにより第２のアドレス空間へ転送する。 - 特許庁

Broadcast programs, within the past sixty minutes or two weeks from the present time, are recorded in a hard disk being a random access memory, and if a reviewing request is received during recording operation, recording and reproduction is performed alternately to perform reproduction, while performing recording.例文帳に追加

現在日時から過去６０分以内あるいは２週間以内の放送番組はランダムアクセスメモリであるハードディスクに記録し、記録動作中に閲覧要求があるときは、記録と再生を交互に行って、記録をしつつ再生をする。 - 特許庁

The server 4 selects a booth corresponding to the user information and the positional information received from the access points 3a to 3d and reads a description and a layout drawing of the selected booth from a memory means and transmits them to the personal digital assistant 1.例文帳に追加

サーバー４は、アクセスポイント３ａ〜３ｄから受信したユーザ情報および位置情報に対応するブースを選択し、選択されたブースの内容および配置図を記憶手段から読み出し、携帯端末１へ送信する。 - 特許庁

The ferroelectric random-access memory of the present invention has a ferroelectric capacitor formed by laminating a lower electrode, a PZT film and an upper electrode including SrRuO_3, and the PZT film includes pinholes at densities of less than or equal to about 17 holes/μm^2.例文帳に追加

本発明の強誘電体ランダムアクセスメモリ装置は、下部電極と、PZT膜と、SrRuO_3を含む上部電極の積層により形成された強誘電体キャパシタを有し、PZT膜は、約１７個／μｍ^２以下の密度のピンホールを含む。 - 特許庁

To make an image forming apparatus comprising a plurality of units increase neither frequency of access to a memory nor control load by efficiently gathering information for estimating the remaining life of a unit in designated timing.例文帳に追加

複数のユニットで構成される画像形成装置においてユニットの残存寿命を推定するための情報を所定のタイミングで収集することによりメモリに対するアクセス頻度、制御負荷の増大なく効率的に行う。 - 特許庁

To provide a semiconductor memory in which a data holding characteristic of a cell capacitor is improved reducing charge/discharge current of bit lines by electric charge recycle and current consumption at the time of standby can be reduced and its data access method.例文帳に追加

電荷リサイクルによりビット線の充放電電流を低減しながらセルキャパシタのデータ保持特性を改善して、スタンバイ時の消費電流を低減することが可能な半導体記憶装置及びそのデータアクセス方法を提供すること - 特許庁

In the digital camera 1, a memory card 40a and a magnetic disk card 40b can be mounted as a plurality of recording media and a CPU 17 independently performs access to the respective cards 40a and 40b.例文帳に追加

デジタルカメラ１は複数の記録媒体としてメモリカード４０ａと磁気ディスクカード４０ｂとを装着可能であり、ＣＰＵ１７がメモリカード４０ａと磁気ディスクカード４０ｂとのそれぞれに対して独立してアクセス可能となっている。 - 特許庁

To provide a semiconductor integrated circuit in which a circuit such as a CPU designed as an asynchronous system is built in, the semiconductor integrated circuit being characterized in stably generating a delay time for obtaining timing of access to an external memory while suppressing power consumption and electromagnetic noise.例文帳に追加

非同期式で設計されたＣＰＵ等の回路を内蔵する半導体集積回路において、外部メモリとの間でアクセスのタイミングを得るための遅延時間を、消費電力や電磁ノイズを抑えながら安定して生成する。 - 特許庁

To simplify interfacing with other image processing devices and to make effective use of each resource of an image processing device by performing access to memory and input/output control to an external interface part independently from each image processing function.例文帳に追加

各種画像処理機能とは独立に、記憶部へのアクセス及び外部インターフェイス部への入出力制御を行い、他の画像処理装置とのインターフェイスを容易にするとともに、それぞれの画像処理装置の資源を有効に活用する。 - 特許庁

A failure simulation setting section 131 performs an access call setting to call a failure simulation execution section 132 on the occurrence of accesses to an I/O 143 and an address in a memory 142 designated as failure simulation definition information 121.例文帳に追加

障害模擬設定部１３１は障害模擬定義情報１２１に指定されたＩ／Ｏ１４３やメモリ１４２内のアドレスにアクセスが発生したときに障害模擬実行部１３２を呼び出すアクセス呼出し設定を行う。 - 特許庁

An FPD correction part 154 generates a correction YUV 203, in which the FPD is corrected, from an FPD YUV 202 (image data converted from FPD RAW 201), in which the FPD is caused, and stores it in a DRAM (Dynamic Random Access Memory) 119.例文帳に追加

ＦＰＤ補正部１５４は、このＦＰＤが生じたＦＰＤ ＹＵＶ２０２（ＦＰＤ ＲＡＷ２０１から変換された画像データ）から、ＦＰＤが補正された補正ＹＵＶ２０３を生成してＤＲＡＭ１１９に記憶する。 - 特許庁

To achieve a semiconductor testing apparatus that writes failure data to an acquisition memory using a burst access, even in the case where the number of addresses and failure data does not match the burst length, or when irrelevant data is mixed in the failure data.例文帳に追加

アドレスとフェイルデータの数がバースト長と一致しない場合またはフェイルデータに非対象データが混在した場合でも、フェイルデータをバーストアクセスを用いて収集メモリへ書き込むことが可能な半導体試験装置を実現する。 - 特許庁

When a mobile communication terminal 101 gains access to a home page specified by a URL of a Web server 106, the server 106 received a cache memory size from the terminal, and compares the size with the size of a page requested by the terminal 101.例文帳に追加

移動通信端末１０１がウエブサーバ１０６のＵＲＬで指定されるホームページにアクセスすると、サーバ１０６は端末からキャッシュメモリサイズを受信して、そのサイズと端末１０１が要求するページのサイズとを比較する。 - 特許庁

To provide an SRAM (Static Random Access Memory) cell circuit which makes a dedicated read line unnecessary by suppressing limiting conditions on transistor dimensions in ensuring certain write operation and read operation and reducing the number of transistors used, and to provide its driving method.例文帳に追加

書き込み動作や読み出し動作を確実にすることに伴うトランジスタ寸法への制約条件を抑制し、使用トランジスタ数を少なくし、読み出し専用線を不要とするＳＲＡＭセル回路およびその駆動方法を提供する。 - 特許庁

The nonvolatile memory device in which area penalty is small and integration degree is high can be obtained by adopting such constitution that one access transistor is shared with the plurality of tunnel magnetoresistive elements TMR like the above constitution.例文帳に追加

本願構成の如く複数のトンネル磁気抵抗素子ＴＭＲに対して１つのアクセストランジスタを共有した構成とすることにより、エリアペナルティの小さい集積度の高い不揮発性記憶装置を実現することができる。 - 特許庁

This manufacturing method is carried out in a manner, where the upper electrode 18 of a capacitor is brought into contact with the junction layer of a transistor by a barrier metal 20 through the intermediary of a polysilicon 21 when a wiring for connecting a ferroelectric capacitor to a transistor of an Fe RAM(ferro random access memory) is formed.例文帳に追加

ＦｅＲＡＭの強誘電体キャパシタとトランジスタとの接続のための配線形成時に、キャパシタの上部電極１８は、障壁金属２０によってトランジスタの接合層にポリシリコン２１を通じてコンタクトがなされる。 - 特許庁

On the basis of a clock Z synchronized with the clocks X and Y, the selector control part 112 switches the selectors 110a-110d and the exclusive access is enabled between the firmware 106 or the hardware 108 and the memory 114.例文帳に追加

そして、クロックＸ、Ｙと同期しているクロックＺに基づきセレクタ制御部１１２がセレクタ１１０ａ〜１１０ｄの切替えを行い、ファームウェア１０６またはハードウェア１０８とメモリ１１４との排他的なアクセスを可能とする。 - 特許庁

Thereby, the address of the instruction which generates the data cycle to be verified can be easily identified since the data by the data access is stored in the trace memory together with the address of the instruction of a predetermined program corresponding to the data cycle.例文帳に追加

これにより、トレースメモリにはデータサイクルに対応する所定プログラムの命令のアドレスと共にデータアクセスによるデータとが格納されているため、検証したいデータサイクルを生成させた命令のアドレスを容易に特定することができる。 - 特許庁

A semiconductor storage device is equipped with the RAM (random access memory) (10), the ODT (on die termination) circuit (30), and a JTAG (joint test action group) circuit (20).例文帳に追加

本発明の半導体記憶装置は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）（１０）と、ＯＤＴ（Ｏｎ Ｄｉｅ Ｔｅｒｍｉｎａｔｉｏｎ）回路（３０）と、ＪＴＡＧ（Ｊｏｉｎｔ Ｔｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ）回路（２０）と、を具備している。 - 特許庁

To provide a magnetic memory device provided with both of a high access speed which is a merit of an MRAM constituted of one selection element and one TMR element and the reduction of a cell area which is a merit of a cross point type MRAM.例文帳に追加

１選択素子と１ＴＭＲ素子で構成されるＭＲＡＭの利点であるアクセス速度の速さとクロスポイント型のＭＲＡＭの利点であるセル面積の縮小化とを兼ね備えた磁気メモリ装置の提供を図る。 - 特許庁

To provide an information recording and reproducing device with use of the cache method which permits the most efficient use of cache memory, irrespective of an access pattern transmitted from a host computer, in addition, a recording and reproducing controller, and a data recording and reproducing controller.例文帳に追加

ホストコンピュータからのアクセスパターンに関わらずに、キャッシュメモリを最大限に有効利用できるキャッシュ方式を用いた情報記録再生装置および記録再生制御装置およびデータ記録再生制御方法を提供する。 - 特許庁

To provide a tracing method of a program executed on an NUMA (Non Uniform Memory Access) system, allowing reduction of a load on a bus between nodes when tracing operation of the program or an operating system in the NUMA system.例文帳に追加

オペレーティング・システムや、プログラムの動作をＮＵＭＡシステムにおいてトレースする場合に、ノード間のバスへの負荷を軽減させることを可能とした、ＮＵＭＡシステム上で実行されるプログラムのトレース方法を提供することである。 - 特許庁

In the substitution control, since the storage area is substituted for each nonvolatile memory generating the access error, a substitutive area for a defective address is efficiently utilized and the waste of the storage area at the time of substitution is reduced.例文帳に追加

前記代替制御ではアクセスエラーを生じた不揮発性メモリ毎に記憶領域を代替可能にするから、不良アドレスに対する代替領域を効率良く利用でき、代替に際して記憶領域の無駄を低減できる。 - 特許庁

To provide a DSP capable of performing level detection processing, frequently executed by the DSP processing a musical sound signal, without requiring many steps of a μ program nor making an access circuit of a delay memory wasteful.例文帳に追加

楽音信号を処理するＤＳＰにおいて頻繁に実行されるレベル検出処理を、μプログラムの多くのステップを費やすことなく、かつ遅延メモリのアクセス回路が無駄になることもないように実行可能とするＤＳＰを実現する。 - 特許庁

An adder 22 adds a multiplied value nxXST of the multiplier 21 and the address m set in the X address counter and the added value nxXST+m is made to be the access address with respect to the picture memory arranged in a one dimensional manner.例文帳に追加

加算器２２は、乗算器２１の乗算値ｎ×ＸSTとＸアドレスカウンタにセットされたＸアドレスｍとを加算し、その加算値ｎ×ＸST＋ｍを一次元的に配列された画像メモリに対するアクセスアドレスとする。 - 特許庁

To solve the problem wherein existing signature-based unauthorized access and virus detection requires detection devices to have all necessary signatures and is difficult to implement on devices with fewer CPU and memory resources such as networked electric household appliances.例文帳に追加

現在のシグネチャ型の不正アクセス検知やウィルス検知では、検知を行う機器が必要な全てのシグネチャをもつ必要があり、ネット家電などＣＰＵおよびメモリリソースの少ない機器では実施が困難であるという課題を解決する。 - 特許庁

When an CPU (Central Processing Unit) 10 stores job data necessary for executing a job, the CPU 10 performs encryption of the job data and then stores a part 42 of the encrypted job data in a RAM (Random Access Memory) 14 and stores the remaining file to be stored 40 in a HDD (Hard Disk Drive) 16.例文帳に追加

ＣＰＵ１０は、ジョブの実行に必要なジョブデータを保存する際には、そのジョブデータに暗号化を施した上で、その一部分４２をＲＡＭ１４に格納し、残りの格納ファイル４０をＨＤＤ１６に格納する。 - 特許庁

To provide an integrated device and a layout method thereof, and a program such that even a physical place in a memory layer can be taken into consideration, even a physical electric power load of individual access can be taken into consideration, and delicate optimization of electric power can be achieved.例文帳に追加

メモリ階層内の物理的な場所まで考慮でき、個別アクセスの物理的な電力負荷まで考慮でき、きめ細かな電力の最適化を実現可能な集積装置およびそのレイアウト方法、並びにプログラムを提供する。 - 特許庁

To provide a multi-core program creation support device capable of providing support information allowing for efficient examination of the suitability of a memory access sequence, when creating a program for multi-core processors from a program for single-core processors.例文帳に追加

シングルコアプロセッサ用のプログラムからマルチコアプロセッサ用のプログラムを作成するに際してメモリアクセス順序の適否を効率的に検討することのできる支援情報を提供し得るマルチコアプログラム作成支援装置を提供することである。 - 特許庁

In a step S1, FAT blocks corresponding to a size to the capacity of a synchronous dynamic random access memory (SDRAM) for the FAT blocks are copied in the SDRAM for the FAT blocks in order from the head side out of the FATs recorded in the information recording medium.例文帳に追加

ステップＳ１で、情報記録媒体に記録されているＦＡＴのうち、先頭側から順に、ＦＡＴブロック用ＳＤＲＡＭの容量に対するサイズに対応するＦＡＴブロックを、ＦＡＴブロック用ＳＤＲＡＭにコピーさせる。 - 特許庁