「memory-access」に関連した英語例文の一覧と使い方(104ページ目) - Weblio英語例文検索

When the system carries out a state shift to the power saving/normal mode, the subsystem receives notification of the state shift from the main system, switches access to the shared memory to a stop/start, and the notification of shifting of the state is transmitted to the main system.例文帳に追加

システムが省電力／通常モードに状態遷移する際に、サブシステムはメインシステムからの状態遷移する通知を受信し、共有メモリへのアクセスを停止／開始を切り替え、メインシステムに状態遷移した通知を送信する。 - 特許庁

The single chip display processor is constituted of a dynamic random access memory (DRAM) storing at least one of graphic pixel data and video pixel data and a pixel data unit (PDU) for processing the pixel data and is integrated on the same integrated circuit (IC) as the DRAM.例文帳に追加

グラフィック画素データとビデオ画素データの少なくとも１つを記憶するダイナミックランダムアクセスメモリ（ＤＲＡＭ）と、画素データを処理するための画素データユニット（ＰＤＵ）とから構成され、ＤＲＡＭと同じ集積回路（ＩＣ）チップに集積される。 - 特許庁

The method is composed of a step to receive the image from the data stream, and a step to transform the image data by selectively holding some image data in a memory so that the display device can access it, but discarding other of the image data.例文帳に追加

この方法は、データストリームから画像データを受け取るステップと、表示装置がアクセスできるようにメモリに画像データのいくらかを選択的に保持するが残りを放棄することによって画像データを変換するステップとを有する。 - 特許庁

To especially ensure capacitance of a capacitor and easily form a contact which is formed on a portion except a capacitor forming part, concerning a semiconductor device having the capacitor of concave structure in a DRAM (dynamic random access memory) mixed loading device etc.例文帳に追加

ＤＲＡＭ部混載デバイスなどにおけるコンケーブ構造のキャパシタを有する半導体装置に関し、特にキャパシタの容量を確保するとともに、キャパシタ形成部以外の箇所に形成されるコンタクト部の形成を容易行うものである。 - 特許庁

The access control part 70 sets an interruption wait state when the command read out of the command memory 50 is in an interruption wait state and sends notice of interruption initiation out to the terminal 20 when receiving interruption from the logic circuit 13.例文帳に追加

また、アクセス制御部７０は、コマンドメモリ５０から読み出したコマンドが割込み待ちである場合には、割込み待ち状態を設定し、論理回路１３から割込みを受け取ると、割込み発生通知を端末２０へ送出する。 - 特許庁

When the accordance is determined (Yes in S3), the CPU determines whether or not application information related to the application program to which the access is tried accords with application information stored in the memory in the PAC.例文帳に追加

それらが一致すると判定されたとき（Ｓ３でＹｅｓ）、ＣＰＵは、上記アクセスしようとしたアプリケーションプログラムに関するアプリケーション情報と、ＰＡＣ内のメモリに格納されたアプリケーション情報とが一致するか否かを判定する。 - 特許庁

The microcomputer can read, from a program memory, a program for processing data related to a signal read from the access control part and can execute it according to a command inputted via the ATAPI interface.例文帳に追加

前記マイクロコンピュータは、前記ＡＴＡＰＩインタフェースを介して入力されるコマンドに応じて、前記アクセス制御部から読み出された信号に関連するデータの処理を行うプログラムをプログラムメモリから読み出して実行可能とされる。 - 特許庁

To provide an image processing control method improving the performance of the entire system and reducing power consumption by quickening a response to an access request to a memory of a CPU at any position (time) during an image display period.例文帳に追加

画像表示期間中のどの位置（時間）でもCPU のメモリへのアクセス要求に対する応答を速めてシステム全体のパフォーマンスを向上させるとともに、消費電力の低減を可能にする画像処理制御方法の提供。 - 特許庁

Additionally, at least any one of the following operations is performed through the infrared ray communication means: updating of firmware of the device 10, access of the device 10 to an internal memory of the device 10, verification of log data of the device 10, and monitor of an internal signal of the device 10.例文帳に追加

また、赤外線通信手段を介して、前記装置１０のファームウェアの更新、前記装置１０の内部メモリへのアクセス、前記装置１０のログデータ確認、前記装置１０内部信号のモニタ、の少なくともいずれかを行う。 - 特許庁

One of the source area and drain area of a TFT 21 for selection is connected to one of source signal lines 23 and the other is connected to the input side of an SRAM (static random access memory) 24, whose output side is connected to a light emitting element 25.例文帳に追加

選択用ＴＦＴ２１のソース領域とドレイン領域のうち、一方をソース信号線２３の１つと、他方をＳＲＡＭ２４の入力側とそれぞれ接続し、ＳＲＡＭ２４の出力側と発光素子２５とを接続する。 - 特許庁

Furthermore, on a calibration process (120) in manufacturing, detector attributes (102) are stored in a memory and, when the system is operated, access can be made to the detector attributes so that a suitable gain correction factor can be used based on the spectrum and an operation condition.例文帳に追加

さらに、製造時較正工程（１２０）時に検出器属性（１０２）を記憶して、スペクトル及び動作条件に基づいて適当なゲイン補正ファクタが用いられるようにシステム動作時にこれらの検出器属性にアクセスする。 - 特許庁

The access occupancy period of a memory in a PI direction which is needed for ECC processing is shorter than that of a PO direction because addresses do not continue in the PO direction while addresses continue in the PI direction of an error correction block.例文帳に追加

誤り訂正ブロックのＰＩ方向はアドレスが連続しているが、ＰＯ方向はアドレスが連続していないため、ＰＩ方向のＥＣＣ処理のために必要なメモリのアクセス占有期間はＰＯ方向のそれよりも短い。 - 特許庁

To provide a cache memory capable of maintaining coherence of data between processors at good operational efficiency without enlarging a system structure of a multiprocessor system or increasing power consumption and improving access efficiency of processors.例文帳に追加

マルチプロセッサシステムにあって装置構成を大きくすることがなく、あるいは消費電力を高めることがなく、プロセッサ間でデータのコヒーレンシを動作効率よく保つことができ、さらにプロセッサによるアクセス効率が高いキャッシュメモリを提供する。 - 特許庁

A client device 9 performs access through an Internet 8 to a public server part 78 of a host computer 7 for control, and receives an applet for editing the picture data stored in a picture data memory 75 of the host computer 7 for control.例文帳に追加

クライアント装置９は、インターネット８を介して、制御用ホストコンピュータ７の公開サーバ部７８へアクセスし、制御用ホストコンピュータ７の画面データメモリ７５に格納された画面データを編集するためのアプレットを受け取る。 - 特許庁

Furthermore, the device 101 is constituted so that, when the device is restored from the power saving mode by predetermined access from other devices, the address information of other devices are stored in the memory and notified by unicast in the next shift to the power saving mode.例文帳に追加

さらに、他の装置からの所定のアクセスにより省電力モードから復帰した場合、その装置のアドレス情報を前記メモリに記憶させて、次回の省電力モード移行時に、ユニキャストにて通知するように構成する。 - 特許庁

The user refers to the access data, finds the combination of the logical volume and the host computer that frequently accesses, reads, and hits the data, and informs the said combination as an attribute to the memory system with clusters from the maintenance terminal.例文帳に追加

ユーザはアクセス情報を参照し、アクセス回数が多く、リードの割合が高く、キャッシュヒット率が高いホストコンピュータと論理ボリュームの組を見つけ、保守端末からクラスタ構成記憶システムに当該組み合わせを属性として通知する。 - 特許庁

The power supply control circuit supplies the first power supply voltage to the regular cell array and the second power supply voltage to the redundant cell array when the redundant cell array is not used during the normal operation for allowing access to the memory cell.例文帳に追加

電源制御回路は、メモリセルのアクセスを許可する通常動作モード中に、冗長セルアレイが使用されないときに、レギュラーセルアレイに第１電源電圧を供給し、冗長セルアレイに第２電源電圧を供給する。 - 特許庁

To prevent the degradation of processing efficiency due to access to buffer memory if packet disassembly and decoding for stream data (PES) which consists of a plurality of packets are performed or coding and packet assembly are performed to generate PES data.例文帳に追加

複数のパケットからなるストリームデータ（ＰＥＳ）のパケット分解及び復号化を行う場合又は符号化及びパケット化を行ってＰＥＳデータを生成する場合に、バッファメモリへのアクセスによる処理効率の低下を防止する。 - 特許庁

To provide a memory access device embedded in a microcomputer capable of changing a CS region with the setting from the outside and coping with the specification change of a system or an external device utilizing the microcomputer without regenerating the microcomputer.例文帳に追加

外部からの設定でＣＳ領域を変更でき、マイコンを利用するシステムや外部デバイスの仕様変更に対して、マイコンを再作成することなく対応できるマイコンに内蔵されるメモリアクセス装置を提供することを目的とする。 - 特許庁

It is possible to simultaneously access each memory cell of the arrays 11, 12, by selectively bringing any of the plurality of word lines WL 1 for the first port into an active state by a row decoder 16.例文帳に追加

行デコーダ１６によって複数の第１ポート用ワード線ＷＬ１のいずれかを選択的に活性状態にすることにより、１ポートメモリセルアレイ１１及び２ポートメモリセルアレイ１２のそれぞれのメモリセルに対する同時アクセスが可能である。 - 特許庁

To provide a measuring device, a control circuit, a program and a measuring method for analyzing data when the measuring device does not store a large volume of data and when access concentration occurs on a memory of a device to be measured.例文帳に追加

測定装置が多量のデータを記憶することなく、測定対象装置が備えるメモリにアクセスが集中した場合のデータを解析することができる測定装置、制御回路、プログラム及び測定方法を提供する。 - 特許庁

When a display panel opening and closing sensor 122 detects closing of a display panel, a CPU 111 prohibits access to a hard disk 202, and issues an instruction for operation using only a nonvolatile memory 202 to a hard disk controller 201.例文帳に追加

表示パネルが閉じられたことを表示パネル開閉センサ１２２が検知すると、ＣＰＵ１１１は、ハードディスク２０２へのアクセスを禁止し、不揮発性メモリ２０３のみの使用で動作させる命令をハードディスクコントローラ２０１に発行する。 - 特許庁

To reduce processing standby time in relation to DMA(Direct Memory access) transfer of a processor by efficiently executing the DMA transfer regarding a multichannel DMA controller to execute an arithmetic operation of a processor and data transfer in parallel.例文帳に追加

プロセッサの演算とデータの転送とを並列実行するための複数チャネルＤＭＡコントローラに関し，ＤＭＡ転送を効率良く実行させることによって，プロセッサのＤＭＡ転送に関係する処理待ち時間を削減する。 - 特許庁

In the case of state restoration processing, the CPU sends initial commands for restoring a controlled state of each subboard according to data stored in a backup RAM(random access memory) area and a command sending table at a backup.例文帳に追加

また、状態復旧処理を行う場合には、ＣＰＵは、バックアップＲＡＭエリアに格納されていたデータ、およびバックアップ時コマンド送信テーブルに従って、各サブ基板の制御状態を復旧させるための初期コマンドを送信する。 - 特許庁

When the IC card 2 is made to approach a reader/writer 5, and access is performed from a personal computer 4 to a predetermined server, the user registration of a point card system is started, and an area exclusive for a point card system is formed on the memory by the server.例文帳に追加

ICカード２をリーダライタ５に近接させ、パーソナルコンピュータ４から所定のサーバにアクセスすることにより、ポイントカードシステムの利用者登録が開始され、そのサーバにより、メモリ上にポイントカードシステム専用の領域が形成される。 - 特許庁

On this DRAM (dynamic random access memory) chip, a polysilicon wiring layer (p-Si) is used to form a line 3 of an external ground voltage ext.VSS, and first and second aluminum wiring layers (Al1, Al2) are used to form lines 4 and 5 of an external power voltage ext.VCC.例文帳に追加

このＤＲＡＭチップでは、ポリシリコン配線層（ｐ−Ｓｉ）で外部接地電位ｅｘｔ．ＶＳＳのライン３を形成し、第１および第２のアルミ配線層（Ａｌ１，Ａｌ２）で外部電源電位ｅｘｔ．ＶＣＣのライン４，５を形成する。 - 特許庁

A bank state information generation unit 310 generates bank state information showing a bank address and a low address of a busy bank in a memory system 500 based on an access request output from a selection part 390.例文帳に追加

バンク状態情報生成部３１０は、選択部３９０から出力されたアクセス要求に基づいて、メモリシステム５００においてビジー状態にあるバンクのバンクアドレスおよびロウアドレスを示すバンク状態情報を生成する。 - 特許庁

Access points of the DDMA interfaces 132 and 143 are switched to a data transfer path 33 in the system LSI 10 prior to booting, and a boot program is transmitted from the NAND type flash memory 41 to the dual port RAM 42.例文帳に追加

システムＬＳＩ１０では、ブートに先立って、ＤＤＭＡインターフェース１３２及び１４３の接続先がデータ転送路３３に切り替えられ、ＮＡＮＤ型フラッシュメモリ４１からデュアルポートＲＡＭ４２へブートプログラムが転送される。 - 特許庁

Then the module E acquires a prescribed period and access time in each process, prepares a time table by executing scheduling so as not to generate the competion of memory accesses to a shared area and sets up the time table in a time management module F.例文帳に追加

そして、各プロセスに所定の周期及びアクセス時間を取得し、共有領域においてメモリアクセスが競合しないようにスケジューリングを行って、タイムテーブルを作成し、時間管理モジュールＦへ、このタイムテーブルを設定する。 - 特許庁

To provide a memory, in which the increase of a circuit scale is suppressed while restricting the occurrence of imprint, the shortening of a period assigned for an original access is suppressed, and also the increase of a power consumption can be suppressed.例文帳に追加

インプリントの発生を抑制しながら、回路規模が増大するのを抑制するとともに、本来のアクセスのために充てる期間が短くなるのを抑制し、かつ、消費電力が増大するのを抑制することが可能なメモリを提供する。 - 特許庁

To realize a DRAM which is provided with a plurality of discrete operation circuits performing an access operation to a memory cell array in accordance with the detected transition of an input signal and which prevents a critical malfunction from occurring even though a glitch takes place in the input signal.例文帳に追加

入力信号の遷移の検出に応じてメモリセルアレイへのアクセス動作を行う複数の個別動作回路とを備え、入力信号にグリッチが発生しても致命的な誤動作が発生しないＤＲＡＭの実現。 - 特許庁

When a CPU 1 has a runaway and the supply of an access signal (a) is stopped to a WDT 6, a DMA controller 7 separates the CPU 1 from a CPU bus 9 via a gate circuit 5 and then sends the data to a flash memory 4 from a RAM 3.例文帳に追加

ＣＰＵ１が暴走し、ＷＤＴ６へのアクセス信号ａが止まると、ＤＭＡコントローラ７はゲート回路５にてＣＰＵ１をＣＰＵバス９から切り離した後、ＲＡＭ３のデータをフラッシュメモリー４に伝送する。 - 特許庁

The processing operation of a CE(Chip Enable) signal is changed according to an operating state so that it is possible to forcedly stop the sequential read operations of the NAND type flash memory, and to prevent unauthorized access due to continuous page read operations.例文帳に追加

動作状態に応じてＣＥ（Ｃｈｉｐ Ｅｎａｂｌｅ）信号の処理動作を変えることでＮＡＮＤ型フラッシュメモリメモリのシーケンシャルリード動作を強制的に停止し、連続ページリード動作による不正アクセスを防止する。 - 特許庁

To provide a method for scheduling and controlling access to a multibank memory having at least two banks (1 and 2) and to provide an apparatus for reading from and/or writing to recording media by using this method.例文帳に追加

本発明は、少なくとも２つのバンク（１、２）を有するマルチバンクメモリへのアクセスのスケジューリング及び制御の方法、並びにこのような方法を使用して記録媒体から読み出す及び／又は記録媒体へ書き込むための装置に関する。 - 特許庁

When the image forming apparatus receives the information acquisition instruction (S103), the image forming apparatus decides whether the reception is reception by power line communication (S104), and reads information stored in a RAM (Random Access Memory) based on a decision result (S105, S106).例文帳に追加

画像形成装置では、情報取得命令を受信すると（Ｓ１０３）、電力線通信による受信か否かを判断し（Ｓ１０４）、判断結果を基に、ＲＡＭに保存されている情報を読み出す（Ｓ１０５，Ｓ１０６）。 - 特許庁

Each node includes a plurality of processors and an interconnect chipset, issues a request for data from a processor in a first node and passes the request for data to other nodes through an expansion port (or scalability port), also starts an access of a memory in response to the request for data and snoops a processor cache of each processor in each node.例文帳に追加

各ノードは、複数のプロセッサおよび相互接続チップセットを含み、第１のノード内のプロセッサからデータ要求を発行し、拡張ポート（またはスケーラビリティポート）を通してこのデータ要求を他のノードに渡す。 - 特許庁

To reduce the memory capacity of a ROM, etc., for storing program data by varying the length of an instruction in response to a register usage frequency, and also setting the instruction being short in length in the register which frequently perform access.例文帳に追加

レジスタの使用頻度に応じて命令の長さを可変できるようにすると共に、頻繁にアクセスするレジスタには短い長さの命令をセットできるようにし、プログラムデータを格納するＲＯＭ等のメモリ容量を低減できるようにする。 - 特許庁

A transfer source address setting detection unit 305 acquires a DMA transfer source address from the DMA transfer source region transfer start address setting among register settings performed to a DMAC (Direct Memory Access Controller) 302 more than once by a master 301.例文帳に追加

転送元アドレス設定検知部３０５は、マスタ３０１がＤＭＡＣ３０２に対して複数回行うレジスタ設定のうちＤＭＡ転送元領域の転送開始アドレス設定よりＤＭＡ転送元アドレスを取得する。 - 特許庁

The hybrid recorder 1 having a nonvolatile semiconductor memory 11 and a recording magnetic disk 10 includes a mapping means 12 for mapping a first recording region 102 in the recording magnetic disk and a second recording region 110 in the nonvolatile semiconductor memory, and a control means 13 for controlling access to the second recording region mapped by the mapping means when there is an access instruction to the first recording region.例文帳に追加

不揮発性半導体メモリ（１１）及び記録用磁気ディスク（１０）を備えたハイブリッド記録装置（１）において、上記記録用磁気ディスク内の第一記録領域（１０２）と上記不揮発性半導体メモリ内の第二記録領域（１１０）とをマッピングするマッピング手段（１２）と、上記第一記録領域へのアクセス命令があると上記マッピング手段がマッピングしている上記第二記録領域にアクセスする制御を行う制御手段（１３）と、を備えるように構成する。 - 特許庁

When an index memory in a route node RN is occupied by index states of a specific content due to concentration of access to the specific content in a main distribution system SM, a helper node SN having a larger index memory capacity than the route node RN participates in the main distribution system SM under management of an auxiliary server SPM.例文帳に追加

主配信システムＳＭ内において、特定のコンテンツに対するアクセス集中により、ルートノードＲＮ内のインデックスメモリが当該特性のコンテンツに対応するインデックス状態で占められているとき、補助サーバＳＰＭの管理の下、ルートノードＲＮよりインデックスメモリの容量が大きいヘルパーノードＳＮを一時的に主配信システムＳＭに参加させる。 - 特許庁

When a flash memory controller receives access to the storage region of the boot program from a CPU (a step S101), the flash memory controller outputs the read data to the CPU only when deciding that the corresponding block is not defective, from decision based on an ECC in data read from the corresponding page (steps S105, S106) and decision based on block information (step S109).例文帳に追加

フラッシュメモリコントローラは、ＣＰＵからブートプログラムの記憶領域へのアクセスを受けると（ステップＳ１０１）、対応するページから読み出したデータ中のＥＣＣに基づく判定（ステップＳ１０５，Ｓ１０６）と、ブロックインフォメーションに基づく判定（ステップＳ１０９）により、対応するブロックが不良でないと判定した場合のみ、読み出したデータをＣＰＵに出力する。 - 特許庁

Owners of client personal computers 3 to 6, PDAs (personal digital assistants) 7 to 9 create an account on the removable nonvolatile memory device 26 by taking out the removable nonvolatile memory device 26 inserted into an IC card slot 2 of the access point 1, inserting it in IC card slots equipped in the client personal computers, the PDA and starting an account data base update program.例文帳に追加

クライアントパソコン３〜６、ＰＤＡ７〜９の所有者は、アクセスポイント１のＩＣカードスロット２に挿入された着脱式不揮発性メモリ装置２６を取り出し、クライアントパソコン、ＰＤＡに装備されたＩＣカードスロットへ挿入し、アカウントデータベース更新プログラムを起動することで、着脱式不揮発性メモリ装置２６上にアカウントを作成する。 - 特許庁

The flash memory system comprises a zone composed of a plurality of blocks inside the flash memory; an allocation managing function for managing the relationship with the logic block address space of a host system allocated to the zone; an access control function for controlling accesses to the zone; and a zone forming function for forming the zone in such a way that the plurality of blocks belonging to the zone exist.例文帳に追加

フラッシュメモリ内の複数ブロックで構成されたゾーンと、該ゾーンに割当てられるホストシステム側の論理ブロックアドレス空間との関係を管理する割当管理機能と、前記ゾーンに対するアクセスを制御するアクセス制御機能と、複数の前記ゾーンに属するブロックが存在するように前記ゾーンを構成するゾーン構成機能を備える。 - 特許庁

When the read queue becomes fuller, requests are, or if the read queue gradually becomes full, three or more memory access modes are used, and gradually the requests are serviced in a manner that maximizes throughput on a memory bus to reduce the likelihood that the read queue will become full and further requests from the processor would have to be halted.例文帳に追加

読み取りキューがより満たされると、要求は、または、読み取りキューが徐々に満たされると、３つ以上のメモリ・アクセス・モードを用いて、徐々に要求は、読み取りキューが満杯になりプロセッサからのさらなる要求が停止されなければならなくなる可能性を低減するためにメモリ・バス上のスループットを最大化する仕方でサービスされる。 - 特許庁

An FIFO buffer is mounted on each port of the memory control unit 1 having the plurality of ports, and in accessing to the memory, tag information is generated in accordance with its priority order, packed with an address and stored in the buffers 21-24, and the access sequence of each port is ensured with hardware by reconstructing the priority order based on the tag information at the outlet of each buffer.例文帳に追加

複数のポートを持つメモリ制御装置１の各ポートにＦＩＦＯバッファを実装し、メモリへのアクセス時にその優先順位に応じてタグ情報を生成してアドレスとパックしてバッファ２１〜２４に格納し、バッファの出口でタグ情報を元に優先順位を再構築することで各ポートのアクセス順序をハードウェアで保証する。 - 特許庁