「p 3」に関連した英語例文の一覧と使い方(36ページ目) - Weblio英語例文検索

Afterwards, the arm 4 is pulled up by locking the tip part on an embossed part Ja of the wall framework J, and the outer wall panels P supported by the support material 3 are lifted.例文帳に追加

その後、アーム４を、その先端部を壁軸組Ｊのエンボス部Ｊａに係止させて引き上げ、支持材３に支持された外壁パネルＰを持ち上げる。 - 特許庁

In the seat cushion 3, the side supports 3R, 3L supporting the thighs from the sides are provided on both sides of a central part 3C to be a seating part P.例文帳に追加

シートクッション３は、着座部Ｐとなる中央部３Ｃの両側に大腿部を側方から支持することのできるサイドサポート部３Ｒ，３Ｌが設けられている。 - 特許庁

4,4"-DI-(ARYL)-3',4',5',6'-TETRAPHENYL-p-TERPHENYL DERIVATIVE, METHOD FOR PRODUCING THE SAME, HOST MATERIAL CONSISTING OF THE SAME, AND ELECTRO-LUMINESCENT ELEMENT BY USING THE SAME例文帳に追加

４，４″−ジ−（アリール）−３′，４′，５′，６′−テトラフェニル−ｐ−ターフェニル誘導体、その製法、それよりなるホスト材料およびそれを用いたエレクトロルミネッセンス素子 - 特許庁

On the active layer 15 of a semiconductor laser element 3, a refraction factor type main waveguide 4 is formed from the ridge 9a of a p-type clad layer 17.例文帳に追加

半導体レーザ素子３の活性層１５には、ｐ型クラッド層１７のリッジ部９ａによって屈折率型の主導波路４が生成される。 - 特許庁

The organic semiconductor layer 3 is composed of an n-type organic semiconductor film 3_1n and a p-type organic semiconductor film 3_2p.例文帳に追加

有機半導体層３は、厚み方向に積層されたｎ形有機半導体膜３_１ｎとｐ形有機半導体膜３_２ｐとで構成されている。 - 特許庁

A surface electrode 4 is formed on the p-type amorphous silicon film 3 and a comb-type current collecting electrode 5 is formed on the surface electrode 4.例文帳に追加

ｐ型非晶質シリコン膜３上に表面電極４が形成され、表面電極４上にくし形の集電極５が形成されている。 - 特許庁

After forming the oxide film 2 on the semiconductor substrate 1, a p^+-type diffused layer 3 is formed on the cortex of the semiconductor substrate 1 by ion injection.例文帳に追加

半導体基板１の上に酸化膜２を形成した後、半導体基板１の表層にＰ^＋型拡散層３をイオン注入により形成する。 - 特許庁

A pickup (P) has a carrier (C), a movable actuator (A) with a lens (3), and a suspension means connecting the carrier (C) with the actuator (A) provided with a coil.例文帳に追加

ピックアップ（Ｐ）は、キャリア（Ｃ）、レンズ（３）付き可動アクチュエータ（Ａ）、およびキャリア（Ｃ）とコイルを備えるアクチュエータ（Ａ）とを連結するサスペンション手段を有する。 - 特許庁

On the main surface side of a semiconductor layer 3 composed of a p-type silicon layer on an insulation layer 2, ion implantation is conducted for controlling a threshold voltage (Figure 1 (a)).例文帳に追加

絶縁層２上のｐ形シリコン層よりなる半導体層３の主表面側にしきい値電圧を制御するためのイオン注入を行う（図１（ａ））。 - 特許庁

Plural trenches 9 are formed on the surface of the semiconductor layer 1 from the n+-source layer 4 to the n-type drift layer 3 via the p-type well layer 2.例文帳に追加

ｎ^+ ソース層４からｐ型ウエル層２を通してｎ型ドリフト層３に至るように半導体層１の表面に複数のトレンチ９が形成される。 - 特許庁

When a finding is entered from an entry means 1, an image processing means 3 acquires the image processing parameters P suitable for the finding based on the finding.例文帳に追加

入力手段１から所見を入力すると、画像処理手段３はテーブルＴに基づいて、その所見に適した画像処理パラメータＰを取得する。 - 特許庁

The pressure sensors 3 to 6 detect a torque ripple of the DC motors 7, 8, and the controller 17 outputs a correction signal p for eliminating the torque ripple.例文帳に追加

圧力センサ３〜６にてＤＣモータ７，８のトルクリップルを検出し、コントローラ１７よりトルクリップルを解消する補正信号ｐを出力する。 - 特許庁

An earthquake occurrence information receiving means 3 receives earthquake occurrence information based on detection of P wave from an earthquake information feeding source 2 through Internet 1.例文帳に追加

地震発生情報受信手段３は、Ｐ波検知に基づく地震発生情報を地震情報供給源２からインターネット１を介して受信する。 - 特許庁

An n-type nitride semiconductor layer 2 and a p-type nitride semiconductor layer 4 are formed while sandwiching the active layer 3 in a double hetero structure.例文帳に追加

活性層３を挟むようにしてｎ型窒化物半導体層２とｐ型窒化物半導体層４が形成されており、ダブルへテロ構造を有する。 - 特許庁

The anode electrode 5 and the p-type anode region 3 are in ohmic contact with each other, while the anode electrode 5 and the n-type drift layer 2 form a Schottky junction 6.例文帳に追加

このアノード電極５とｐアノード領域３とはオーミック接触しており、アノード電極５とｎドリフト層２とはショットキー接合６が形成される。 - 特許庁

To selectively perform correction of a curl to print paper P, in a printer equipped with a printing section 4, a magazine storage section 2, and a cassette storage section 3.例文帳に追加

プリント部４、マガジン収容部２及びカセット収容部３を備えたプリンタにおいて、プリントペーパＰに対するカールの矯正を選択的に実行可能にする。 - 特許庁

The impurity concentration of the P-type semiconductor region 7p and the N-type semiconductor region 7n is higher than the impurity concentration of the semiconductor substrate 3.例文帳に追加

Ｐ型半導体領域７ｐ及びＮ型半導体領域７ｎの不純物濃度は、半導体基板３の不純物濃度より高くなっている。 - 特許庁

A solid-state imaging element 3 photographs the subject image picked up through the objective 2 having the negative distortion aberration to obtain a whole image P.例文帳に追加

負の歪曲収差を有する対物レンズ２により結像された被写体像を固体撮像素子３により撮影し全体画像Ｐが取得される。 - 特許庁

A roller of a paper turning-over means 3 for turning over the paper P in the uppermost part is provided above one corner part on the upstream side in the direction A of conveyance.例文帳に追加

同方向Ａの上流側の一角部の上方には、最上部の用紙Ｐをめくる用紙めくり手段３のローラが設けられている。 - 特許庁

The light-receiving body 3 is a diffused layer consisting of a p-type single crystal silicon layer, which is used as a second conductivity type semiconductor layer, and is buried in the surface of the base body 2.例文帳に追加

受光体３は、第２導電型半導体としてのｐ型単結晶シリコンからなる拡散層であり、基体２の表面に埋設されている。 - 特許庁

The breakdown voltage BV is specified, by introduction of this principle, with the interval d between the high concentration p-type conductive layers 3, 4 in the low concentration n-type conductive layer 2.例文帳に追加

この原理を採用して降伏電圧BVを低濃度ｎ型導電層２における高濃度ｐ型導電層３，４の間隔ｄによって規定する。 - 特許庁

The pipeline P is internally sucked from its one end by a suction separating and recovering means 3 simultaneously with the traction of both tools to separate and recover sucked matter.例文帳に追加

それと同時に、管路Ｐの一端側から管路Ｐ内を、吸引・分離回収手段３によって、吸引すると共に吸引物を分離回収する。 - 特許庁

The outer cylinder 6 is furnished internally with a slipoff preventive ring 3 having bite-in teeth 11 deformable diametrically in expansion or contraction and biting into the peripheral surface of a pipe P.例文帳に追加

外筒体６の内部には、管Ｐの外周面に食い込む拡縮径変形自在な食込み歯１１を有する抜止めリング３が配備されている。 - 特許庁

A press piece 4 is so arranged as to be inserted into the press cylinder part 3 from outside the case 1 and is pressed onto the side of the injection needle P fitted into the fitting cylinder part 2.例文帳に追加

ケース１の外側から該押圧筒部３に挿入され嵌入筒部２に嵌入した注射針Ｐ側面に押圧する押圧片４を設ける。 - 特許庁

A blow is applied to a prescribed place P on the fixed base 2, and a vibration of the plumb bob 3 due to the blow is measured by a measuring unit (a measuring means) 4.例文帳に追加

そして、固定台２の任意の箇所Ｐに打撃を加えて、その打撃による重り３の振動を測定ユニット（測定手段）４により、測定する。 - 特許庁

At least either one the p- and n-type clad layers 8 and 7 is constituted in a junction structure of first crystal layers 5 and 3 and second crystal layers 6 and 2.例文帳に追加

また、ｐ型クラッド層８とｎ型クラッド層７との少なくとも一方が、第一結晶層５，３と第二結晶層６，２との接合構造とされる。 - 特許庁

p- type anode layers 2 are selectively formed in the surface on one side of the surfaces of an n- low-impurity concentration substrate 1. n- surfaces 3 being exposed without being formed with the layers 2 are covered with each insulative film 4.例文帳に追加

低不純物濃度のｎ^-基板１の一方の表面にアノードｐ層２がイオン注入と熱拡散とで選択的に形成される。 - 特許庁

P base regions 20 and 21, an n^+-source region 22, and an n^+-drain region 25 are formed on a surface portion on a principal plane 3a of an n^--silicon layer 3.例文帳に追加

Ｎ^-シリコン層３における主表面３ａでの表層部にＰベース領域２０，２１とＮ^+ソース領域２２とＮ^+ドレイン領域２５が形成されている。 - 特許庁

As a result, a high-pass filter is formed between the output and a p-type supporting substrate 3 to enable removal of a surge voltage.例文帳に追加

これにより、出力端子とｐ形支持基板３との間にハイパスフィルタを形成し、このハイパスフィルタによってサージ電圧を除去することができる。 - 特許庁

Then an SiO2 film 21 is formed on the cap layer 20 and the film 21 in a stripe area having a width of about 1-3 μm is removed.例文帳に追加

この上にSiO_2膜21を形成し、1〜3μｍ程度の幅のストライプ領域のSiO_2膜21を除去し、これをマスクとして、In_xGa_1-xP電流狭窄層19、p-In_xGa_1-xP層18をエッチングする。 - 特許庁

The exit (a) of a powder container 7 filled with the grinding powders (p) is inserted into the powder feed port 4 to connect the powder container 7 to the air-tube 3.例文帳に追加

粉末供給口４は、研削粉末ｐを充填した粉末容器７の出口ａを嵌入して粉末容器７をエアチューブ３に接続する。 - 特許庁

A method for manufacturing the semiconductor memory device comprises a step of forming a silicon oxide film 4a for isolating a cell region from a peripheral region in a P-well 3 on a surface of a semiconductor substrate 1.例文帳に追加

半導体基板１表面のＰウェル３の内部にセル領域と周辺領域とを分離するシリコン酸化膜４ａを形成する。 - 特許庁

Four tin-copper alloy plating flat type conductors 2 are arranged in parallel between two upper and lower insulating tapes 3, 3 with a prescribed conductor interval (p), respective terminals of the plating flat type conductors 2 are exposed from both terminals of two insulating tapes 3, 3 to provide connection terminals (conductor exposing portions) t, t, and two insulating tapes 3, 3 are heated and fused integrally.例文帳に追加

４本の錫−銅合金めっき平角導体（２）を上下２枚の絶縁テープ（３、３）の間に所定の導体間隔（ｐ）で並列配置し、該２枚の絶縁テープ（３、３）の両端末部から前記めっき平角導体（２）の各端末を露出させて接続端末部（導体露出部）（ｔ、ｔ）を設け、２枚の絶縁テープ（３、３）を加熱融着して一体化する。 - 特許庁

The printer comprises a print head 1, a platen 2 disposed oppositely to the print head, a ribbon guide 3 fixed to the print head, and a reflective sheet sensor 4 disposed oppositely to a print sheet P passing between the platen 2 and the ribbon guide 3 and emitting light for detecting the print sheet P.例文帳に追加

印字ヘッド１と、この印字ヘッドに対向して配置してあるプラテン２と、印字ヘッドに取り付けてあるリボンガイド３と、プラテン側に当該プラテンとリボンガイド３との間を通過する印字用紙Ｐと対向するように配置してあり当該印字用紙を検出するための光を発射する反射型の紙検知センサ４とを具備する。 - 特許庁

When the drain pipe 401 is pulled in one direction P along the drain pipe 401 toward a front side of the wall 3 so as to be strained on the rear side of the wall 3, the limiting member L allows the drain pipe 401 to move in the one direction P but inhibits the drain pipe 401 from returning after the movement.例文帳に追加

規制部材Ｌは、壁３の裏側において排水管４０１が緊張するように排水管４０１に沿って壁３の表側を向く一方の方向Ｐへ引っ張り操作することによる、その一方の方向Ｐへの排水管４０１の移動を許容するとともに、その移動後に排水管４０１の戻りを阻止する。 - 特許庁

A connection part 2 provided with a pressing cylindrical part 3 which is gradually larger in diameter from an edge side of a connection opening and bulged outwardly is formed on a cylindrical joint body part 1 which is a part to be connected, and a stopper body 10 to surround the circumference of a pipe P is arranged between the pressing cylindrical part 3 and the pipe P within the connection part 2.例文帳に追加

被接続部位である筒状の継手本体部１に、接続開口端縁側から次第に大径となる外方に膨出させた押圧筒部３を備えた接続部２を形成し、この接続部２内に、管材Ｐ周囲を囲繞するストッパー体１０を押圧筒部３と管材Ｐとの間に配装する。 - 特許庁

Among the grooves 6 within a cell region A1 where a power MISFET is prepared, between two or more cell grooves 6a with the secondary gate electrode 10G1, one end of the p^--type well 3 is prepared, and the other end of the p^--type well 3 is prepared inside a peripheral region A2 which is adjacent to the cell region A1.例文帳に追加

パワーＭＩＳＦＥＴが設けられるセル領域Ａ１内の溝６のうち第２ゲート電極１０Ｇ１が設けられる複数のセル溝６ａの間に、ｐ^−型ウェル３の一端が設けられており、ｐ^−型ウェル３の他端がセル領域Ａ１に隣接する周辺領域Ａ２内に設けられている。 - 特許庁

Moreover, the crossing angle when the rotation roller pairs 3 and 4 crossed with each other is projected on the sheet P is set such that the length in the direction perpendicular to the conveyance direction B0 on the contact surface of the pair of rotation rollers 3 and 4 whose axes of rotation 3a and 4a crossed with each other is greater than the width of the sheet P.例文帳に追加

さらに、互いに交差させた回転ローラ対３、４の前記用紙Ｐに投影したときの交差角度は、前記回転軸３ａ、４ａを互いに交差させた回転ローラ対３、４の接触面における搬送方向Ｂ０に垂直な方向の長さが前記用紙Ｐの幅より大きくなるように設定した。 - 特許庁

The raw water in a raw water tank 1 is introduced into the filter column 10 in a revolving direction through pipings 2, 3 and 4 by driving a pump P and the large particle size filter medium in the lower part of the large particle size bed 12 is introduced into the piping 2 along with water through a pipe 21 and further circulated through the pipings 3 and 4 by the pump P.例文帳に追加

ポンプＰを駆動することにより、原水槽１内の原水が配管２，３，４を介して濾過塔１０内に旋回方向に導入されると共に、大粒径層１２の下部の大粒径濾材が水と共に配管２１を介して配管２に導入され、さらにポンプＰ、配管３，４を介して循環する。 - 特許庁

To provide a vibration-isolating mount device capable of realizing the sufficient length of a torque rod 43 integrated with a mount member 3 (the vibration-isolating mount device) of a power plant P mounted on a car in the transverse direction so as to absorb the vertical vibration of the power plant P, and preventing the torque rod 43 from being largely projected before and behind the mount member 3.例文帳に追加

自動車に横置きに搭載するパワープラントＰのマウント部材３（防振マウント装置）に一体的に設けるトルクロッド４３の長さを、該パワープラントＰの上下振動を吸収できるよう十分な長さとしながら、それでいて該トルクロッド４３がマウント部材３の前後に大きく飛び出さないようにする。 - 特許庁

The micro-channel is formed with a type-N silicon layer 2 having, over the layer, a type-P silicon layer 3 of a thickness corresponding to the depth of a to-be-formed micro-channel by anodizing the type-P silicon layer 3 selectively and removing the porous silicon area 11 selectively with a gas or chemical.例文帳に追加

本発明のマイクロチャネルは、形成すべきマイクロチャネルの深さに相当する厚みのＰ型シリコン層３を上部に有するＮ型シリコン層２を用い、Ｐ型シリコン層３を選択的に陽極酸化した後、ガスまたは薬液を用いてポーラスシリコン領域１１を選択的に除去することによって製造する。 - 特許庁

An n-InP buffer layer 2, a GRIN-SCH-MQW active layer 3 and a p-InP spacer layer 4 are formed sequentially on an n-InP substrate 1 wherein the upper region of the n-InP buffer layer 2, the GRIN-SCH-MQW active layer 3 and the p-InP spacer layer 4 have a mesa stripe structure.例文帳に追加

ｎ−ＩｎＰ基板１上に順次ｎ−ＩｎＰバッファ層２、ＧＲＩＮ−ＳＣＨ−ＭＱＷ活性層３、ｐ−ＩｎＰスペーサ層４が積層され、ｎ−ＩｎＰバッファ層２の上部領域、ＧＲＩＮ−ＳＣＨ−ＭＱＷ活性層３およびｐ−ＩｎＰスペーサ層４はメサストライプ状の構造となっている。 - 特許庁

The control system, after creating an overlapped period in which the printing paper P is temporarily nipped with a guide roller 3, a timing roller 4 and the second plate cylinder 6 to prevent occurrence of head and tail incorrect collating, turns a guide release solenoid 24 on to perform release control of the nip of the printing paper P in the guide roller 3 and the timing roller 4.例文帳に追加

また、制御系は、天地乱丁の発生を防ぐために、ガイドローラ３、タイミングローラ４、第二版胴６によって印刷用紙Ｐが一時的にニップされたオーバラップ期間を作った後、ガイド解放ソレノイド２４をオンにすることによってガイドローラ３ならびにタイミングローラ４における印刷用紙Ｐのニップを解放制御する。 - 特許庁

A drain/source of an insulated gate field-effect transistor T is connected across p-type gate region 2 and n-type cathode region 3 of a first thyristor 25, and a drain/source of an insulated gate field-effect transistor T'is connected across p-type gate region 2' and n-type cathod region 3'.例文帳に追加

第１のサイリスタ２５のｐ形ゲート領域２とｎ形カソード領域３との間には絶縁ゲート電界効果トランジスタＴのドレイン・ソース間が接続され、第２のサイリスタ２５’のｐ形ゲート領域２’とｎ形カソード領域３’との間には絶縁ゲート電界効果トランジスタＴ’のドレイン・ソース間が接続されている。 - 特許庁

The semiconductor device 1 includes a semiconductor substrate 2, a P-type body region (well region) 3 formed by doping a surface layer part of the semiconductor substrate 2 made of SiC with P-type impurities, a gate insulating film 6 formed on a surface of the body region 3, and a gate electrode 7 formed on the gate insulating film 6.例文帳に追加

半導体装置１は、半導体基板２と、ＳｉＣからなる半導体基板２の表層部にＰ型不純物をドープして形成されたＰ型のボディ領域（ウェル領域）３と、ボディ領域３の表面上に形成されたゲート絶縁膜６と、ゲート絶縁膜６上に形成されたゲート電極７とを備えている。 - 特許庁