「p- type」に関連した英語例文の一覧と使い方(174ページ目) - Weblio英語例文検索

To provide an efficient molten metal dephosphorizing method using a converter-type refining vessel, in which the degree of progression of the dephosphorizing reaction in a furnace is controlled in a fixed range by using a simple method and the resultant dephosphorized molten metal has little unevenness of P concentration.例文帳に追加

転炉型の精錬容器を用いた溶銑脱りん方法において、簡便な方法で炉内脱りん反応の進行度合いを一定の範囲内に制御し、処理後のＰ濃度のばらつきの少ない効率的な溶銑脱りん方法を提供する。 - 特許庁

A semiconductor device 100 comprises a silicon substrate 101; an SiO_2 film 120 provided on the silicon substrate 101; and a p-type MOSFET 103 that includes a polycrystalline silicon film 106 provided on the SiO_2 film 120.例文帳に追加

半導体装置１００は、シリコン基板１０１、シリコン基板１０１の上部に接して設けられたＳｉＯ_2膜１２０およびＳｉＯ_2膜１２０の上部に接して設けられた多結晶シリコン膜１０６を含むＰ型ＭＯＳＦＥＴ１０３を備える。 - 特許庁

On the current constriction insulating layer 17, an n-side electrode 21 is formed to cover the n-type contact layer 20 and a p-side electrode 22 is formed entirely on the side of the semiconductor substrate 11 opposite to the n-side electrode 21.例文帳に追加

電流狭窄絶縁層１７上にはｎ側電極２１がｎ型コンタクト層２０を覆うように形成され、半導体基板１１におけるｎ側電極２１と反対側の面にはその全面にｐ側電極２２が形成されている。 - 特許庁

On a section parallel to a word line, floating gate electrodes 5 having a split gate structure and control gate electrodes 7 are formed by bridging an upper surface of a P-type silicon substrate 1 and recessed parts 15, and sandwiching tunnel insulating films 4 for writing.例文帳に追加

ワード線に平行な断面において、Ｐ型シリコン基板１の上面と凹部１５とに跨って、書き込み用トンネル絶縁膜４を挟んで、スプリットゲート構造を有するフローティングゲート電極５及びコントロールゲート電極７が形成されている。 - 特許庁

Magnesium (Mg) is partially injected into a group III nitride compound semiconductor on a plane surface, and thereafter, the magnesium is thermally diffused in a horizontal direction on the plane surface and in a direction vertical to the plane surface, thus making the diffused region a p-type region.例文帳に追加

III 族窒化物系化合物半導体にマグネシウム（Ｍｇ）を平面上において部分的にイオン注入し、その後に、マグネシウム（Ｍｇ）を平面上水平方向及び平面に垂直な方向に熱拡散させて、拡散領域をｐ型化する。 - 特許庁

For the p-type semiconductor layer 12, the impurity amount for each unit region is set higher than 3×1012/cm2 for avoiding entire depletion even if a reverse bias voltage is applied between the source electrode 13 and a drain electrode 14.例文帳に追加

このｐ型半導体層１２は、ソース電極１３とドレイン電極１４間に逆バイアスの電圧が与えられても、完全には空乏化しないようにその単位面積当たりの不純物量が３×１０^12／ｃｍ^2より多く設定されている。 - 特許庁

To provide conductive paste for forming an electrode on a p-type Si semiconductor substrate that can thin an electrode film with securing a desired solar battery characteristic, and provide the solar battery having the electrode formed using the conductive paste.例文帳に追加

所望の太陽電池特性を確保しつつ電極膜厚を薄くすることが可能な、ｐ型Ｓｉ半導体基板への電極形成用の導電性ペースト、及び該導電性ペーストを用いて形成した電極を備えた太陽電池を提供する。 - 特許庁

To provide a dental implant and its manufacturing method with which a problem which happens when a surface of a titanium implant material is processed by surface roughening is solved by using calcium phosphate (Ca-P) type particles including apatite and calcium-OH-apatite as blast materials.例文帳に追加

アパタイト、及びカルシウム−ＯＨ−アパタイトを含む燐酸カルシウム類（Ｃａ−Ｐ）粒子をブラスト材料として用い、チタンインプラント材料表面を粗面化加工した際の問題点が回避された歯科用インプラント及び製造方法を提供する。 - 特許庁

To reduce a threshold current in a nitride semiconductor device where an active layer having a nitride semiconductor containing In is held between p- and n-type cladding layers, and, especially, light emission is made at a wavelength of at least 440 nm.例文帳に追加

Ｉｎを含む窒化物半導体を有する活性層を、ｐ型クラッド層、ｎ型クラッド層とで挟まれた構造を有する窒化物半導体素子、特に波長４４０ｎｍ以上で発光するものにおいて、しきい値電流を低減させる構造とする。 - 特許庁

A trochoid-type pump part P is constituted in a manner that an inner rotor 4 is rotatably supported by a shaft 3 whose one end is supported to a base member 1, that an outer rotor 5 is fitted with the inner rotor 4, and that a side plate member 6 is provided on the other end of the shaft 3.例文帳に追加

ベース部材１に一端を支持したシャフト３にインナロータ４を回転自在に支持し、このインナロータ４にアウタロータ５を外嵌し、シャフト３の他方の端部にサイドプレート部材６を備えてトロコイド型のポンプ部Ｐを構成する。 - 特許庁

The food, i.e., a fermented product containing γ-aminobutyric acid is obtained by inoculating a fermentation raw material containing glutamic acid or a salt thereof with a Lactobacillus hilgardii K-3 strain (FERM P-18422) isolated from kimchi (a type of Korean pickles) and then culturing the thus isolated K-3 strain.例文帳に追加

キムチから単離されたラクトバチルス・ヒルガルディーＫ−３株ＦＥＲＭ Ｐ−１８４２２を使用し、グルタミン酸またはその塩類を含有する発酵原料にＫ−３株を接種し培養して、γ−アミノ酪酸を含有する発酵物を得る。 - 特許庁

When an active matrix type liquid crystal panel P is driven, a picture is displayed by applying a gate voltage Vg to the gate electrode 5a of a TFT 5 for every frame and also by applying a write voltage +VD or -VD to the source electrode 5b of the FTF 5.例文帳に追加

アクティブマトリクス型の液晶パネルＰを駆動する場合、各フレーム毎にＴＦＴ５のゲート電極５ａにゲート電圧Ｖ_g を印加すると共にソース電極５ｂに書き込み電圧＋Ｖ_D 又は−Ｖ_D を印加して画像表示を行う。 - 特許庁

A contact layer 7 is formed on the upper reflective layer 6, an annular p-type electrode 8 having a central current injection region is arranged on the contact layer 7, and an n-side electrode 9 is arranged on the lower surface of the substrate 1.例文帳に追加

上部反射層６上にはコンタクト層７が積層され、コンタクト層７上には、中央に電流注入領域を備えた円環形状からなるｐ側電極８が配置され、基板１下面にはｎ側電極９が配置されている。 - 特許庁

To provide a method for synthesizing a protein (an alloprotein) having a non-natural type amino acid with a photoreactive functional group integrated therein and having higher introduction efficiency and lower reaction selectivity than those of pBpa (p-benzoylphenylalanine) and suitable for a protein interaction analysis.例文帳に追加

パラベンゾイルフェニルアラニン（ｐＢｐａ）よりも導入効率が高く、かつ反応選択性の低いタンパク質相互作用解析に適した光反応性官能基を有する非天然型アミノ酸組み込みタンパク質の合成方法を提供する。 - 特許庁

An element separating region 24 comprising the first shallow buried element isolation insulating film 22 and the second buried element isolation insulating film 23 deeper than the first insulating film 22 is formed on the surface of a P type silicon substrate 11.例文帳に追加

たとえば、Ｐ型シリコン基板１１の表面部に、浅い第一の埋め込み素子分離絶縁膜２２と、この第一の埋め込み素子分離絶縁膜２２よりも深い、第二の埋め込み素子分離絶縁膜２３とからなる素子分離領域２４を形成する。 - 特許庁

When potential of the collection electrode 19 is increased, the p-MOS type FET 181 is turned into a ON condition, while source potential is increased to the impressed direct current voltage when the direct current voltage is impressed between a circuit GND and the drain terminal.例文帳に追加

捕集電極１９の電位が上昇した場合、ｐ−ＭＯＳ型ＦＥＴ１８１がオン状態になると共に、回路ＧＮＤ−ドレイン端子間に直流電圧を印可しておくでソース電位が印可している直流電圧まで上昇する。 - 特許庁

A data display device 3 receives the data S (t), E (t), and P (t) from the data collecting and transmitting device 1 and the digital type protection controller 2 through the communication network 4, and displays the equipment state of the equipment U to be monitored based on the data.例文帳に追加

データ表示装置３は、データ収集伝送装置１とディジタル形保護制御装置２からのデータＳ（ｔ）、Ｅ（ｔ）、Ｐ（ｔ）を通信ネットワーク４を介して受信し、それらのデータに基づいて被監視機器Ｕの機器状態を表示する。 - 特許庁

In the laminated type common mode choke coil provided with first and second coil conductors 140, 150 magnetically coupled to each other, the first and second coil conductors 140, 150 are adjacent to each other in a lamination direction S and in a planar direction P.例文帳に追加

互いに磁気結合する第１及び第２のコイル導体１４０，１５０を備える積層型のコモンモードチョークコイルであって、第１及び第２のコイル導体１４０，１５０は、互いに積層方向Ｓ及び平面方向Ｐに隣接している。 - 特許庁

Between a transmissive conductive film (SnO2) 2 and a p-type- SiC:H layer 4, an amorphous film (a-Si film) 3 (thickness of about 50 Å) containing Si as a main component whose amount of hydrogen is 5 at.% or lower and which contains many defectives.例文帳に追加

透光性導電膜（ＳｎＯ_2 ）２とｐ型ａ−ＳｉＣ：Ｈ層４との間に、水素量が５ａｔ％以下であって欠陥を多く含むＳｉを主成分とする非晶質膜（ａ−Ｓｉ膜）３（厚さ：５０Å程度）を設ける。 - 特許庁

A memory cell power source control circuit 3 controls a power source (memory cell power source VDDM1) of a memory cell 1 of a column selected during write-in of data to a lower voltage value than a VDD level decided by divided voltage ratio of P type MOS transistors QP6 and QP7.例文帳に追加

メモリセル電源制御回路３は、データの書き込み時に選択されるカラムのメモリセル１の電源（メモリセル電源ＶＤＤＭ１）を、Ｐ型ＭＯＳトランジスタＱＰ６とＱＰ７の分圧比で決定される、ＶＤＤレベルより低い電圧値に制御する。 - 特許庁

The first circuit 4P is provided with P-type regions 41-43, gate lines G1, G2, wiring patterns A1-A5 for the first metal layer, wiring patterns B1-B3 for a second metal layer and interlayer contacts C11-C13, C21-C23, C31, C33.例文帳に追加

第１回路４Ｐは、Ｐ型領域４１〜４３と、ゲートラインＧ１及びＧ２と、メタル１層目の配線パターンＡ１〜Ａ５と、メタル２層目の配線パターンＢ１〜Ｂ３と、層間コンタクトＣ１１〜Ｃ１３、Ｃ２１〜Ｃ２３、Ｃ３１及びＣ３３とを備えている。 - 特許庁

The drawing device includes: an ejection head 62 which discharges a liquid droplet of an active light curing type toward a recording medium P; a head movement device 18 which makes the ejection head move into a scanning direction through a carriage 14; and an irradiation part 16 which irradiates active light.例文帳に追加

記録媒体Ｐに向けて活性光線硬化型の液滴を吐出する吐出ヘッド６２と、キャリッジ１４を介して吐出ヘッドを走査方向に移動させるヘッド移動装置１８と、活性光線を照射する照射部１６とを備える。 - 特許庁

An MgXZn1-XO thin film (0≤X<1) containing p-type impurities is formed so that a surface in a crystal-growing direction may satisfy one of root mean square roughness (RMS)≤10 nm and maximum width (PV) of roughness≤100 nm.例文帳に追加

ｐ型不純物を含むＭｇ_ＸＺｎ_１−ＸＯ薄膜（０≦Ｘ＜１）の結晶成長方向表面が、二乗平均粗さ（ＲＭＳ）≦１０ｎｍ、又は、粗さの最大幅（ＰＶ）≦１００ｎｍのいずれか一方を満たしているように作製する。 - 特許庁

The isolation groove 62 is a stripe groove parallel with the ridge 14 and the multilayer structure 21 having a bottom defined by the substrate face of the p-type GaAs substrate 12 and the opposite walls defined by the {111} B face and is provided to dig the burying multilayer structure.例文帳に追加

分離溝６２は、ｐ型ＧａＡｓ基板１２の基板面を溝底とし、｛１１１｝Ｂ面を両溝壁とする、リッジ１４及び積層構造２１に平行なストライプ状溝であって、埋め込み積層構造を堀り込むようにして設けられている。 - 特許庁

A regulator IC 10 of the power supply apparatus is constituted of seven connection terminals for outside connection, a P-channel type MOS transistor 26, an inside controlling circuit 15 for controlling the MOS 26, and a switch circuit 14 for giving an operating power supply to the inside controlling circuit 15.例文帳に追加

レギュレータＩＣ１０は、外部接続用の７個の接続端子と、Ｐチャンネル型のＭＯＳトランジスタ２６、ＭＯＳ２６を制御する内部制御回路１５と、内部制御回路１５に動作電源を与えるスイッチ回路１４とから構成されている。 - 特許庁

A strain detection part of the strain sensor chip comprises a bridge circuit by piezoresistive elements with <110> direction of p-type silicon and a direction vertical thereto as current direction, the <110> direction being matched to a direction of connecting the two connection areas (X-direction).例文帳に追加

歪センサーチップの歪検出部はｐ型シリコンの＜１１０＞方向、およびそれに垂直な方向を電流方向とするピエゾ抵抗素子でブリッジ回路を構成し、＜１１０＞方向を、前記２箇所の接続エリアを結ぶ方向（Ｘ方向）と一致させる。 - 特許庁

The deflecting elements 11-14 reduce light quantity loss by deflection through the use of inner surface reflection type optical elements 12 and 13 in deflection in the case of p- polarization and through the use of dielectric mirrors 11 and 14 in deflection in the case of s-polarization.例文帳に追加

偏向素子１１〜１４はｐ偏光時の偏向には本発明の内面反射型光学素子（１２、１３）を用い、ｓ偏光時の偏向には誘電体ミラー（１１、１４）を用いることで、偏向による光量損失を低減させる。 - 特許庁

At precharging, in a first circuit constituted of a P-type transistor 3 whose one edge is connected with a power supply voltage VDD, and whose other edge is diode-connected with bit wires bit1 to 3, the voltages of the bit wires bit1 to 3 are made close to a prescribed first voltage.例文帳に追加

プリチャージ動作時、一端を電源電圧ＶＤＤに、他端をビット線ｂｉｔ１〜３にダイオード接続されたＰ型のトランジスタ３からなる第１の回路は、ビット線ｂｉｔ１〜３の電圧を所定の第１の電圧に近づける。 - 特許庁

On a light reception side or light extraction side, a ZnO film 8 is formed in contact with the p-type GaN layer 6, and each semiconductor element is formed to a size of ≤200 μm×200 μm when viewed from a light receiving surface side or light extraction surface side.例文帳に追加

受光面側又は光取り出し面側にｐ型ＧａＮ層６に接してＺｎＯ膜８が形成され、半導体素子は受光面側又は光取り出し面側から見た大きさが２００μｍ×２００μｍ以下に作製されている。 - 特許庁

In case of failure, a low-beam emitting device 8 controls the reflected light L6 from a reflection type digital light deflection device 2 during non-energization period to use it as a light distribution pattern P for low beam and emit it to a road surface.例文帳に追加

故障が発生した場合において、ロービーム照射装置８により、無通電時の反射型デジタル光偏向装置２からの反射光Ｌ６を制御してすれ違い用の配光パターンＰとして使用して路面などに照射することができる。 - 特許庁

In the semiconductor device constituted of forming the main cell and the current detection cell which consist of IGBTs 12, 13 on a p^+-type substrate 1, a surge protecting resistor 11 is connected to the emitter electrode 8b of the IGBT 13 in the current detection cell.例文帳に追加

Ｐ^+型基板１に、ＩＧＢＴ１２、１３からなるメインセルおよび電流検出セルとを形成してなる半導体装置において、電流検出セルのＩＧＢＴ１３におけるエミッタ電極８ｂにサージ保護用抵抗１１を接続する。 - 特許庁

The semiconductor element 10 has a P-type semiconductor substrate 11 having an N-well 13 and an N^+-diffusion layer 14 with its impurity concentration higher than that of the N-well 13, and a silicide layer 12 formed to partly cover the N^+-layer 14.例文帳に追加

半導体素子１０は、Ｎウェル１３及びＮウェル１３よりも高い不純物濃度を有するＮ^＋拡散層１４を有するＰ型半導体基板１１と、Ｎ^＋拡散層１４上に部分的に形成されたシリサイド層１２と、を備える。 - 特許庁

Since the carbon is removed from the surface of the semiconductor and the oxide film is formed on the surface, decomposition of the surface during the course of the activating treatment can be prevented and, at the same time, the activating rate of the p-type impurity can be improved.例文帳に追加

表面の炭素を除去し、酸化膜を形成しているので、活性化処理において窒化物半導体の表面が変質することを防止することができると共に、ｐ型不純物の活性化率を向上させることができる。 - 特許庁

To solve the problem that the saturation electric charge amount of a photodiode falls because the potential of a channel of a charge transfer transistor has to be set higher than that of a P type area around the photodiode in order to sweep out surplus charge in a horizontal overflow drain structure.例文帳に追加

横型オーバーフロードレイン構造では、余剰電荷を掃き捨てるためには、電荷転送トランジスタのチャネルの電位を、フォトダイオードの周りのＰ型領域よりも高く設定しなければならないため、フォトダイオードの飽和電荷量が低下する。 - 特許庁

The p-i-n-type circularly polarized light modulating light emitting semiconductor element is equipped with a quantum well structure formed of a non-magnetic semiconductor layer, and a magnetic semiconductor layer which has a small band gap and is provided adjacent or adjoining to the barrier layer of the quantum well structure.例文帳に追加

非磁性半導体層からなる量子井戸構造と、該構造の障壁層に近接、又は、隣接して、バンドギャップの小さい磁性半導体層を備えることを特徴とするｐ−ｉ−ｎ型円偏光変調発光半導体素子。 - 特許庁

The p-type clad layer 17 is ≤0.7 μm thick and decreases in series resistance and discharged heat resistance as much as a decrease in thickness and the degree (Δa/a) of mean crystal grating unconformity can dynamically be made larger than +3×10^-3.例文帳に追加

ｐ型クラッド層１７の厚みは０．７μｍ以下であり、厚みの減少分だけ直列抵抗および排熱抵抗が減少すると共に力学的に平均結晶格子不整合度（Δａ／ａ）をΔａ／ａ＞＋３×１０^-3とすることができる。 - 特許庁

According to the structure, an angle formed by the (110) plane and the (100) plane of the substrate is 45°, and the first inclined plane is formed in a relatively acute angle, thereby a compressive strain can be applied to a channel region of the p-channel type MISFET effectively.例文帳に追加

上記構成によれば、基板の表面（１１０）面と（１００）面とのなす角は４５°となり、比較的鋭角に第１斜面が形成されるため、効果的にｐチャネル型のＭＩＳＦＥＴのチャネル領域に圧縮歪みを印加することができる。 - 特許庁

In the isolation wall 14, a p-type semiconductor wall 141 and an insulator wall 142 are arranged in this order in a direction from a first light receiving region of the first light receiving element 12 to a second light receiving region of the second light receiving element 13.例文帳に追加

この分離壁１４は、第１の受光素子部１２の第１の受光領域から第２の受光素子部１３の第２の受光領域に至る方向にＰ型半導体壁１４１と絶縁体壁１４２とをこの順に配設している。 - 特許庁

A paper detection sensor 10 of a light reflection type arranged in the downstream of the subscanning direction of a recording head 121 detects the position of both ends in the width direction (main scanning direction) of a paper (rolled paper) P by allowing a carriage 122 to move in the main scanning direction.例文帳に追加

記録ヘッド１２１の副走査方向下流側に配置された光反射式の紙検知センサ１０は、キャリッジ１２２が主走査方向に移動することで用紙（ロール紙）Ｐの幅方向（主走査方向）における両端位置を検出する。 - 特許庁

The first body layer 17A'is formed to extend from the first corner section 14C1 to a lower part of the gate electrode 14, and a P-type impurity concentration in the body layer 17A' at the first corner section 14C1 can be made high, as compared with those of prior art transistors.例文帳に追加

第１のボディ層１７Ａ’は第１のコーナー部１４Ｃ１からゲート電極１４の下方に延びて形成され、第１のコーナー部１４Ｃ１のボディ層１７Ａ’のＰ型不純物濃度を従来例のトランジスタに比して高く確保することができる。 - 特許庁

The area of a region in which boron is diffused is limited in the area of the p^+-type buried diffusion layer because the opening section corresponding to the scribing line is not formed, and the area of the region is made largely smaller than the case when the opening section corresponding to the scribing line is formed.例文帳に追加

スクライブラインに対応する開口部を形成しないことで、ボロンを拡散する領域の面積がＰ^＋型埋め込み拡散層の面積に限られ、スクライブラインに対応する開口部を形成した場合に比べて大幅に削減される。 - 特許庁

A plurality of isolation regions 316 extending in one direction are formed perpendicularly to the one direction on an insulation film 342 and a plurality of P type well regions 332 are formed to extend between respective isolation regions 316.例文帳に追加

絶縁膜３４２上に、一方向に延在すると共に一方向の直行方向に並ぶ複数の素子分離領域３１６と、この複数の素子分離領域３１６の各々の間に延在する複数のＰ型ウェル領域３３２を形成する。 - 特許庁

To prevent a lead from precipitating and adhering to the surface, when a p-n junction surface of a semiconductor element chip is alkali etched in a mesa-type semiconductor device, in which a silicon semiconductor element chip is connected to leads by a connecting material containing the lead as the main component.例文帳に追加

シリコン半導体素子チップとリードとが鉛を主成分とする接合材で接合されたメサ型半導体装置において、半導体素子チップのｐｎ接合面をアルカリエッチングした際の表面への鉛の析出、付着を防止する。 - 特許庁

Subsequently, an oxide film is grown on the surface of the substrate, a region becoming a first P type well region 170 is opened using resist and injected with boron ions at about 5E10-3E11 with an injection energy of 3-10 MeV, for example.例文帳に追加

その後、この基板の表面に酸化膜を成長させ、第１Ｐ型ウエル領域１７０となる領域をレジストで開口し、その上からボロンイオンを例えば３ＭｅＶ〜１０ＭｅＶの注入エネルギーで例えば５Ｅ１０〜３Ｅ１１程度注入する。 - 特許庁

The silicon oxide film 12 exposed on the upper trenches 20 of storage electrodes 22 of the capacitors C are etched, trench diameter enlarging parts 25 are formed, and buried straps 23 are buried in the parts 25 in such a manner that only lower surfaces of the straps 23 are in contact with the P-type silicon layer 13.例文帳に追加

キャパシタＣの蓄積電極２２の上部の溝２０に露出するシリコン酸化膜１２をエッチングして溝径拡大部２５を形成し、ここに埋め込みストラップ２３をｐ型シリコン層１３に対してその下面のみに接するように埋め込む。 - 特許庁